跳轉到

TH7 SI/PI Discussion

精簡會議摘要

1. 會議摘要

  • 本次結果： 團隊決定在正式 design guide 尚未到位前先用現有文件推進 TH7 設計，並建立 VPD、三種 BGA SKU、ICA／CPC connector 與 loss tool 的後續工作。
  • 主要阻塞／風險： VPD 供應合作尚未確定、connector 選型資料不足、CPO／LPO 內部架構與 loss 無法確認，且 2026-08-19 與 2026-09 中旬前有明確交付時程壓力。
  • 下一步： 確認乾坤合作、建立 SI／PI 與 connector 比較、補做無 VPD 對照 stackup，並於 2026-09-15 前完成基本 layout。

2. 已確認決議

  • 正式 TH7 design guide 尚未到位，但為避免進度落後，先依現有文件推進早期設計。

3. Action Items

  • [ ] Owner 未指定｜與乾坤確認 VPD 合作意向並完成合作簽訂｜TBD
  • [ ] Kevin｜安排與機構 Harry 團隊的 regular meeting，討論 BGA 三種 SKU 結構｜TBD
  • [ ] Owner 未指定｜整理三種 BGA SKU 的 SI／PI 數據、優缺點與視覺化比較，提供機構團隊｜TBD
  • [ ] Owner 未指定｜從 S-parameter 開始，完成 Semtech 與 Amphenol connector 的 SI 比較並列出假設與優缺點｜TBD
  • [ ] Owner 未指定｜確認 Tyco／Anthony 的 ICA connector 最新進展及 Elastomer 方案回覆｜TBD
  • [ ] Owner 未指定｜估算 CPC HDI stackup 的 cable 與板內走線 loss，保留基礎數據｜TBD
  • [ ] Owner 未指定｜補做完全無 VPD 的 stackup 評估版本｜TBD
  • [ ] Owner 未指定｜將 GPT 產生的 loss 試算 Excel 轉成文字或模組化格式｜TBD
  • [ ] Owner 未指定｜整理 2026-08-19 內部會議所需設計資料｜2026-08-19 前
  • [ ] Owner 未指定｜完成 Juniper 團隊到訪前的基本 layout｜2026-09-15 前（到訪確切日期 TBD）
  • [ ] Owner 未指定｜釐清 CPO／LPO 內部是否含 driver 等元件及正確 loss 計算方式｜TBD

4. 未決問題與風險

  • 問題或風險： VPD 合作夥伴與方案尚未確定，Delta 方案被描述為需半年以上。 可能影響： 若錯過早期窗口，TH7 power architecture 與差異化時程可能延後。 下一步驗證方式： 與乾坤確認合作、技術架構、交付物與時程。
  • 問題或風險： 正式 design guide 尚未到位。 可能影響： 目前 stackup、SKU 與 connector 評估可能因正式規格變更而返工。 下一步驗證方式： 逐項標記現有假設，收到正式 guide 後進行差異檢查。
  • 問題或風險： Semtech／Amphenol connector 尚未完成 SI 與機構比較，Semtech PCB interface 疑似有 design bug。 可能影響： Footprint、生態系與機構空間可能選錯。 下一步驗證方式： 取得 S-parameter、footprint 與機構模型後完成 joint review。
  • 問題或風險： CPO／LPO 內部是否含 driver 等元件不明。 可能影響： Loss budget 可能漏算或重複計算。 下一步驗證方式： 向供應商或 Charles 取得 block diagram 與 reference plane。
  • 問題或風險： GPT loss Excel 的資料結構與假設可能不穩定。 可能影響： 後續自動化與跨文件整合可能產生不可追溯結果。 下一步驗證方式： 將 input、formula、unit 與 assumption 模組化並建立人工對照案例。
  • 問題或風險： 2026-08-19 與 2026-09 中旬前交付時間緊迫。 可能影響： 基本 layout 與設計比較可能無法完成。 下一步驗證方式： 建立 owner、依賴與每週 milestone；目前多數 Owner 未指定。

5. 關鍵資訊

  • [已確認] 半飛 2×1 stackup 估算為 26+22 層，板厚約 6.19 mm。
  • [建議] VPD 建議涵蓋 CorePower、Vitalel、0.75 V 與 0.9 V，而非只做單一 domain。
  • [建議] 三種 BGA SKU 中，半飛＋VPD 被認為最可行，但尚未正式選定。
  • [假設] TH7 service group 暫推測為 TH6 的兩倍排列。
  • [建議] Connector 先以 S-parameter 比較，再由機構團隊共同決定。
  • [待確認] Amphenol／Semtech 的產品名稱、0.53／0.5 mm pitch 與機構介面需以正式資料確認。
  • [假設] 0.5 mm pitch 可使用 4/4 mil、可能不需要 mSAP；仍需 DFM 驗證。
  • [待確認] CPC／CPO 兩種 ICA SKU、CPU 版本額外 power layers 與最終 connector 生態仍未凍結。
  • [建議] 同時保留無 VPD 對照版本，以免單一路線失敗後無法比較。

會議記錄

TH7 Switch PCB 設計技術討論：VPD、Connector 選型、疊構與損耗估算 2026-07-28

Action Items

  • [ ] 盡快與乾坤確認 Vertical Power Delivery 合作意向並簽訂，避免錯失時間窗口
  • [ ] Kevin 安排與機構（Harry 團隊）的 regular meeting，討論 BGA 三種 SKU 結構方案
  • [ ] 整理 BGA 三個 SKU 的 SI/PI 數據與優缺點比較，製作視覺化圖表給機構團隊
  • [ ] 準備 Semtech vs Amphenol Connector 的 SI 比較分析（從 S-parameter 開始），列出各自假設與優缺點
  • [ ] 確認 Tyco/Anthony 關於 ICA Connector 的最新進展（Elastomer 方案是否有回音）
  • [ ] 針對 CPC 的 HDI 疊構，先估算損耗數據（含 cable + 板內走線），留存基本數據
  • [ ] 補做一個完全無 VPD 情況下的疊構評估版本作為對照
  • [ ] 將 GPT 產生的 Loss 試算 Excel 轉換為文字檔/模組化格式，方便後續自動化整合
  • [ ] 在 8月19日會議前整理好相關資料
  • [ ] 在 Juniper 團隊 9月中來台前完成基本 Layout
  • [ ] 釐清 CPO 損耗計算方式（LPO/CPO 內部是否有 driver 等元件尚不確定）

會議背景

  • 本次討論圍繞 TH7（Tomahawk 7） Data Center Switch 晶片的系統設計，包含 Vertical Power Delivery（VPD）、PCB 疊構、Connector 選型（ICA/CPC）及損耗估算工具開發
  • 目前處於早期設計階段，正式 Design Guide 尚未到位，但為避免落後競爭對手一個季度以上，決定先以現有文件推進設計

Vertical Power Delivery（VPD）方案

  • 背景問題：TH7 的 Power Demand 極大，傳統 DC-DC VRM 放置在板上將幾乎佔滿整個 Mainboard 背面，傳統方案難以走通
  • VPD 概念：將 VRM 集中至一個 Module，垂直插接在晶片正下方，取代傳統外側供電的走線方式
  • Delta 方案：採用雙板設計（一板放 Power 元件、一板放電容），以 BGA 方式與 Mainboard 對接；屬高度客製化，需 ASIC 廠商（如 Broadcom/NVIDIA）主導合作，系統廠難以獨立定製
  • 乾坤方案：取消電容板，讓 Regulator 更靠近 Mainboard；互連方式非 BGA，疑似用「同柱」，實測效果不錯，且因非 Pin-to-Pin，可能可跳過 PCB 限制
  • 強烈建議現在就找乾坤談：若現在不談，Delta 時程需半年以上；且一旦 Broadcom 的公版 VPD 釋出，所有人都會用同一方案，差異化消失
  • VPD 適用供電範圍：建議 CorePower、Vitalel、0.75V、0.9V 四個 Domain 都要用 VPD；僅做 CorePower 一個不夠

PCB 疊構與 SKU 規劃

  • 目前疊構估算：以半飛（2x1）為基準，共 26+22 層，含 4 層 Power、10 層訊號（5+5），整板厚度約 6.19mm
  • BGA 三種 SKU 方案（依飛線比例與 VPD 有無區分）：
    • Belly-to-Belly（全板）
    • 四分之三飛、無 VPD
    • 半飛、有 VPD（認為最可行）
  • 有 VPD + 半飛的方案可將板層數壓縮最多；若 VPD 能吸收 0.75V/0.9V/CorePower 等，理論上半飛即可實現
  • ICA 兩種 SKU：CPC（CPO）+ CPC，建議從 CPU 版本開始設計
    • CPU 版：2U 機構，需額外 Power Layer（估計多兩層）
    • CPC 版：無 VPD 需求，設計較單純
    • 兩個 Design 應盡量保持接近，僅差異在 Power 層與部分調整

Loss 估算工具開發

  • 以 GPT 輔助製作了一份 Excel，可計算 128-port Topology 中各 Component（Connector、Via、Trace）的損耗
  • 工具設計重點：Service Group 分配由使用者自填，避免 hardcode 造成後期調整困難
  • TH7 的 Service Group 分配推測為 TH6 的兩倍排列（依顏色分析）
  • 建議改進方向：將 Excel 格式轉換為文字檔或模組化格式，搭配 AI 工具可更靈活進行自動化計算與跨文件整合
  • 後期有 BRD 後，可從 BRD Export Report，精準計算每個 Pair 實際長度對應的損耗

Connector 選型：ICA / CPC（Amphenol vs Samtec）

  • 比較對象：Amphenol（安費諾）Altra Pass HD（0.53mm Pin Pitch，Pair-to-Pair 2.0mm）vs Semtech（Sentek，0.5mm，兩個固件）
  • SI 角度：Amphenol 因直接焊在 PCB 上（無 converter 板），理論上 SI 優勢較大
  • 機構角度：Semtech 體積小很多，機構可能偏好；Amphenol 一直依靠螺絲固定，體積大
  • ICA 方案：ICA 推薦使用 Amphenol（Astrobus 方案），2x1 配置每顆只走兩顆，螺絲可並排
  • 內部無 XPO 案子的情況下，傾向使用 Semtech 以避免同時維護兩種 Connector 生態；若未來有 XPO，則直接用 Amphenol
  • 待確認事項：Semtech 的 PCB 連接方式疑似有設計 bug（連接開口的大小、形狀未確認），需釐清
  • 建議做法：先跑 S-parameter 比較，列出兩者假設與優缺點，再交由機構決定

CPO 損耗計算問題

  • 使用者筆記重點：CPO 怎麼算損耗
  • 目前無法確定 CPO/LPO 內部是否有 Driver 或其他元件，導致損耗難以精確估算
  • 暫定做法：先算 PCB 走線損耗，再另行評估；或將問題轉交 Charles 確認餘量是否足夠

HDI vs mSAP 製程決策

  • CPC Connector 的 Pitch（Amphenol 0.53mm / Semtech 0.5mm），估算後初步認為不需要用到 mSAP（M7）製程，0.5mm Pitch 可走 4-4 mil 線距
  • HDI 方案考量：若因 Pitch 或層數需求導入 HDI，製程難度大幅提升，能做 HDI 的台灣廠商有限（需找華通等），且成本與難度均顯著增加
  • 疊孔（Stacked Via）問題：HDI 若需疊孔，走線路徑會受限，設計複雜度高
  • 建議：先假設 HDI 情況下估算損耗數據，保留基本數據再決定

時程與重要節點

  • 8月19日（週三）：內部會議，需在此前整理好設計資料
  • 9月中：Juniper 團隊來台灣，目標在此之前完成基本 Layout
  • 近期也有 Nokia 等客戶詢問，需定期 update 進度

使用者筆記

ICA, CPO/CPC vendor, 決定mSAP/HDI or not CPO怎麼算損耗？