跳轉到

AIRA Node SI Discussion

精簡會議摘要

1. 會議摘要

  • 本次結果： 團隊確認 AIRA Node 無法採 pluggable card，後續以 onboard 架構評估；同時盤點 PCIe Gen6 路徑、板厚、材料與 Nokia 規格缺口。
  • 主要阻塞／風險： 3 mm 板厚限制原因不明、超長 critical path 的數值需複核、Nokia pinout／package／LPO 等資料尚未取得，且板厚建議彼此不一致。
  • 下一步： 於 2026-08-28 前完成 QA 清單，重新計算 loss budget，並向 Nokia 與機構團隊補齊規格與尺寸資料。

2. 已確認決議

  • AIRA Node 不採 pluggable card，後續以 onboard 方式繼續評估。

3. Action Items

  • [ ] Andrew｜重新計算 loss budget、找出 critical path，確認能否透過調整佈局或降低材料等級優化｜TBD
  • [ ] Owner 未指定｜確認 3 mm 板厚限制由哪個機構件造成｜TBD
  • [ ] Owner 未指定｜向 Nokia 取得 CX-8、CPU 與 Capacitor 晶片的 pinout 及 package 檔案｜TBD
  • [ ] Owner 未指定｜整理 QA 問題清單，補全 Gen5／Gen6／Ethernet 各路徑規格並改善描述｜2026-08-28
  • [ ] Owner 未指定｜向 Nokia 確認 LPO 規格｜TBD
  • [ ] Owner 未指定｜向 Nokia 複核全部規格並確認是否仍有未涵蓋需求｜TBD
  • [ ] Owner 未指定｜確認 12 個 SFP-E2 排列下，QSFP／SFP 接口能否向右移動｜TBD
  • [ ] Owner 未指定｜取得 CX-8 或 CX-9 的 pinout 與示意圖等資料｜TBD
  • [ ] Owner 未指定｜確認內部是否具備 Low-Power DDR 設計經驗｜TBD
  • [ ] Owner 未指定｜將材料布料規格缺口補入 QA 清單｜2026-08-28
  • [ ] 機構團隊｜確認板子結構尺寸與可接受板厚｜TBD
  • [ ] Owner 未指定｜將溫度相關規格補入 QA 清單備註｜2026-08-28

4. 未決問題與風險

  • 問題或風險： 3 mm 板厚限制的機構來源尚未釐清，會議中另有 3.5–3.6 mm、3.8 mm 與 5.5 mm 等不同建議。 可能影響： Stackup、CAF、走線與機構整合可能採用錯誤邊界條件。 下一步驗證方式： 由機構團隊確認限制零件、名義板厚與最大容許板厚。
  • 問題或風險： Critical path 被記錄為 56G、超過 400 吋（約 10 公尺），數值與單板架構需複核。 可能影響： Loss budget 與材料選型可能建立在錯誤距離上。 下一步驗證方式： Andrew 依原理圖與 layout topology 重新計算實際路徑長度及 loss。
  • 問題或風險： Nokia 的 pinout、package、LPO、pressfit 與完整 requirement 尚未齊備。 可能影響： Layout、stackup 與介面設計可能漏掉必要條件。 下一步驗證方式： 取得原始規格檔並逐項完成 QA checklist。
  • 問題或風險： DDR 走線需求與內部 Low-Power DDR 經驗尚未確認。 可能影響： 24 層評估可能低估實際訊號層需求。 下一步驗證方式： 確認 DDR interface、拓撲與內部既有設計經驗。
  • 問題或風險： 高／中階材料可用布料幾乎只剩 106。 可能影響： Impedance、loss、厚度與供應彈性受限。 下一步驗證方式： 將布料限制納入 QA，向材料與板廠確認可用組合。

5. 關鍵資訊

  • [已確認] 會議將架構描述為 DPU 與相關晶片整合於單一 PCB，但同時提到整體有兩張板；兩者層級關係需再釐清。
  • [已確認] CX-8 對 CX-8、Capacitor 對 CX-8 的主要高速介面為 PCIe Gen6。
  • [已確認] 1U 機構厚度使 pluggable card 不可行。
  • [待確認] 56G critical path 超過 400 吋的數值需由 loss budget 重算。
  • [建議] 可評估移動第二顆晶片，分別由 GPU 左右側走線以縮短路徑。
  • [建議] 線寬可評估 4／4.4 或 4.5／5，但需由 impedance 與製程驗證。
  • [假設] 24 層可能足夠，但尚未納入完整 DDR 需求。
  • [已確認] 目前訊號走線可選布料主要為 106，材料彈性有限。
  • [待確認] 會議中的板厚建議從 3 mm 到 5.5 mm 不一致，不能直接作為設計凍結值。

會議記錄

AIRA Node SI PCB 設計技術討論會議 2026-08-26

行動項目

  • [ ] Andrew 重新計算 loss budget，找出 critical path，確認是否可透過調整佈局或降材料來優化
  • [ ] 確認 3mm 板厚限制的原因（哪個機構件造成限制）
  • [ ] 向 Nokia 取得 CX-8、CPU 與 Capacitor 晶片的 Pinout 檔案及 package 檔案
  • [ ] 禮拜五前整理好 QA 問題清單，補全每條路徑規格（Gen5/Gen6/Ethernet 全部列出），描述需更清楚完整
  • [ ] 向 Nokia 確認 LPO 規格
  • [ ] 向 Nokia Double Check 所有規格，確認是否有尚未涵蓋的需求
  • [ ] 確認 QSFP/SFP 接口位置是否可往右移動（12 個 SFP-E2 排在一起）
  • [ ] 確認是否有 CX-8（或 CX-9）相關資料（Pinout、示意圖），向上層索取
  • [ ] 確認內部是否有人做過 Low-Power DDR 的經驗
  • [ ] 補充材料布料規格問題至 QA 清單（目前高/中階料僅有 106 布可用）
  • [ ] 機構方面確認板子結構尺寸（建議至少抓到 3.5\~3.6mm，若可衝到 5.5mm 更佳）
  • [ ] 溫度相關規格補充至清單備註

會議背景與架構概覽

  • 本次討論承接前次 Kevin 與 Aman 的會議，確認 Nick 將 onboard 參與 AgraNode 設計
  • AgraNode 目前計畫將 DPU 與所有晶片整合於一張 PCB上，預計約 20 幾層
  • 整體架構分為兩張板子：
    • 關鍵元件：Capacitor（供兩張 NIC）、CX-8 NIC（兩顆）
    • 訊號：50G 控制訊號（低速）、PCIe Gen6 訊號
  • CX-8 到 CX-8 之間有 P2P PCIe Gen6 連接；Capacitor 到 CX-8 也是 Gen6
  • NIC 晶片功能為 PCIe to Ethernet 轉換，PCIe 進來後可轉 Gen5 或 Ethernet

板卡插拔與機構限制

  • 原本考慮以插卡方式將 C-插巴插入，但確認無法做成 pluggable 卡
  • 限制原因：chassis 為 1U，需塞入兩個 U 的空間，厚度不允許
  • Kevin 確認文件雖無明確說明，但以厚度判斷不可能做卡
  • 若改為 onboard 設計，整體走線應仍可行

Signal 與 Loss Budget 分析

  • 最長的 critical 路徑約為 56G 訊號，有條路徑走超過 400 多吋（約 10 公尺以上）
  • 建議將晶片往內縮，第一顆不動，移動第二顆，分別從 GPU 左側與右側走線
  • CX-8 估計為 四排排列，48 lane ÷ 4 = 每排 12 lane，空間應尚可
  • 線寬建議 6 以下，可考慮改為 4/4.4 或 4.5/5，以降低損耗、增大 DK
  • 24 層板應足夠；需再確認 DDR 走線需求，避免層數過少

材料選用

  • 目前材料表中高/中階料的布料僅有 106 布與 7628 布可選，缺乏彈性
  • 若考慮訊號走線，實際上只有 106 可用
  • 電鍍厚度（plating）：左二右二
  • .8 pitch BGA region 有特定 CAF 設定；更小 pitch 有另一等級設定
  • 板厚若為 4mm，保守估計需抓到 3.8mm

Nokia 規格確認重點

  • pressfit 後的規格在 Nokia 有明確規範，需參照附件資料表
  • 部分必讀文件尚待確認是否已涵蓋
  • HW-to-HW 材料：部分為 17 密，部分為 24 密
  • VR plating 定義已包含，關鍵訊息大部分已涵蓋
  • Layout 上的 requirement 目前判斷為次要，優先關注製程相關規格