DAI Questionaire Feedback Meeting¶

精簡會議摘要¶

1. 會議摘要¶

本次結果：完成客戶技術問卷回覆簡報的內部逐頁審查，整理出 PCB 設計流程、SI／PI 能力、材料選用、Vertical Power、產測能力與提案結構的具體補強項目。
主要阻塞／風險：設計週期與 PCB 製作／備料時間的關係尚未釐清，材料開發狀態與部分案例資料仍待補齊，提案要在本週送出或於 2026-08-31 再 review 後送出也未定。
下一步：各項內容負責人補齊技術資料與版面，重新核算 C2–C5 時程，並確認提案結構及最終送出節點。

2. 已確認決議¶

本次無正式決議。

3. Action Items¶

[ ] Owner 未指定｜在問卷回覆文件的每一題加註對應 Excel row 編號｜TBD
[ ] Owner 未指定｜尋找較新的複雜系統案例圖片（例如 GPU server），並確認 Chris 是否有可用素材｜TBD
[ ] Owner 未指定｜在疊構設計流程頁補充板彎翹與銅平衡的考量步驟｜TBD
[ ] Owner 未指定｜重新細算 C2–C5 設計週期，釐清約 8 週 PCB 製作時間與備料時間是否重疊，確認後修改投影片｜TBD
[ ] Owner 未指定｜聯繫 Keith 協助補充 PCB 相關頁面內容｜TBD
[ ] Owner 未指定｜確認 Kevin（Networking）是否已收到 CPU 相關問題的聯繫，並於回覆後補充內容｜TBD
[ ] Owner 未指定｜補充 M9、M10 目前的開發／驗證狀態（validation、NPI 或 MP）至材料選用頁｜TBD
[ ] Owner 未指定｜在 Next-Gen 材料頁補充 800G 用料資訊及 48G stackup study 進展｜TBD
[ ] Owner 未指定｜在 PCB 疊構頁加入重點摘要，說明 14 層、2 oz 銅厚與特殊材料｜TBD
[ ] Owner 未指定｜在 Vertical Power 設計頁補充大電流設計的 PCB 溫度控制重點，包括熱模擬、MOSFET 功耗與散熱考量｜TBD
[ ] Owner 未指定｜在自動化量測頁加入標題，說明其目的為信號量測自動化｜TBD
[ ] Owner 未指定｜整理 SI simulation flow 方塊圖，使排列更整齊易讀｜TBD
[ ] Owner 未指定｜將 CCL selection process 設為獨立標題，區分 advanced study 與已量產項目｜TBD
[ ] Helly｜整理問卷回覆文件的標題格式｜RD 補充完成後
[ ] RD｜補充問卷回覆文件內容，完成後通知 Helly｜TBD
[ ] Owner 未指定｜確認提案於 2026-08-24～2026-08-30 直接送出，或於 2026-08-31 與秉森再 review 後送出｜2026-08-24～2026-08-30，或 2026-08-31 review 後
[ ] Owner 未指定｜取得 Anderson 提供的 Meta／Kilo 過往資料，整理製程能力內容加入提案｜TBD
[ ] Owner 未指定｜依 Vincent 要求參考 GB 架構調整提案結構｜TBD

4. 未決問題與風險¶

問題或風險：C2–C5 時程、約 8 週 PCB 製作時間與備料時間是否重疊尚未釐清；可能影響：客戶可能認為整體時程過長，且投影片時程資訊可能不準確；下一步驗證方式：重新拆解各 phase 的設計、製作、備料與 PCBA build 時間後再更新投影片。
問題或風險：M9、M10、800G 用料及 48G stackup study 的開發／驗證狀態尚未補齊；可能影響：材料選用與 Next-Gen 能力頁可能誤呈現 validation、NPI 或 MP 狀態；下一步驗證方式：向相關資料持有人確認各材料與 study 的最新狀態並保留狀態標示。
問題或風險：提案結構與送出節點仍未確認；可能影響：月底前送出目標及對外內容完整性；下一步驗證方式：確認是否於本週直接送出，或於 2026-08-31 與秉森再 review，並依 Vincent 要求核對 GB 架構。
問題或風險：較新的 GPU server 案例與 Meta／Kilo 製程能力資料尚未取得；可能影響：簡報對複雜系統與製造能力的佐證不足；下一步驗證方式：確認 Chris、Anderson 是否有可用素材，取得後核對年份與適用情境。

5. 關鍵資訊¶

[已確認] 本次為客戶技術問卷回覆簡報的內部審查，提案內容涵蓋 PCB 設計能力、SI／PI 模擬流程、材料選用、Vertical Power POC、Cable Harness 設計與產測能力。
[已確認] 疊構設計流程由 EE requirement、SI 選材與線寬線距、PCB vendor 製程確認，到 SI 最終確認後 release；簡報尚需補入銅平衡與板彎翹評估。
[待確認] 標準流程整個 cycle 約 18 個月，但 C2–C5 phase 與約 8 週 PCB 製作時間、1 週 PCBA build 及備料時間的拆分仍需重算。
[已確認] PI simulation 自動排程系統可於 layout 達一定程度後執行並以 email 寄送報告；會中提到內部標準為 300 mA/mm² 與 -5% 電壓。
[待確認] 材料頁目前描述 EM98 為已使用最高等級、K2 已有 MP 產品、M9 在 validation、K3 預計用於 800G；M9、M10 與 Next-Gen 狀態仍需補充確認。
[已確認] Vertical Power 架構討論包含開發中的 8 kW PDB、兩組 50 V 轉 12 V／4 kW 線路，以及 14 層、主要為 2 oz 銅厚的 PCB。
[已確認] Vertical Power POC 目前尚未實際打板；會中所述 VIM 尺寸為 50 × 40 mm、1 kW，預計與 ASIC 置於 top side。
[待確認] TSC 目前人力約 10 人，AME 各分 2–3 人；C0 進來後的資源協調方式尚待確認。
[建議] 提案可分為設計能力、約 2 頁製造能力與 DFM 回覆，並參考 GB 架構調整整體結構。

會議記錄¶

客戶技術問卷回覆簡報內部審查會議 2026-08-28

行動項目¶

[ ] 在問卷回覆文件中，為每題加註對應 Excel 的 row 編號，方便查找
[ ] 尋找更新的複雜系統案例圖片（如 GPU server），確認 Chris 那邊是否有可用素材
[ ] 在疊構設計流程頁補充板彎翹（warpage/bending）及銅平衡（copper balance）的考量步驟
[ ] 重新細算設計週期頁（C2–C5）的時程，釐清 PCB 製作時間（約 8 週）與備料時間是否重疊，確認後修改投影片
[ ] 聯繫 Keith 協助補充 PCB 相關頁面內容
[ ] 確認 Kevin（Networking）是否已收到 CPU 相關問題的聯繫，待回覆後補充內容
[ ] 補充 M9、M10 目前的開發/驗證狀態（validation vs. NPI vs. MP）至材料選用頁
[ ] 在 Next-Gen 材料頁補充 800G 用料資訊及 48G 相關 stackup study 進展
[ ] 在 PCB 疊構頁（14 層板、2oz 銅厚）旁加入重點 summary，說明層數、銅厚、特殊材料
[ ] 在 Vertical Power 設計頁補充大電流設計下 PCB 溫度控制的重點（熱模擬、MOSFET 功耗、散熱考量）
[ ] 在自動化量測頁加入標題說明，指出該自動化的目的（信號量測自動化）
[ ] 整理 SI simulation flow 方塊圖，使排列更整齊易讀
[ ] 將材料選用流程（CCL selection process）獨立標題，區分 advanced study 與已量產項目
[ ] Helly 負責整理問卷回覆文件的標題格式；RD 補充完內容後告知
[ ] 確認本週是否直接送出提案，或等星期一與秉森再 review 一次後再送出（Irene 希望本週出手）
[ ] 取得 Anderson 提供的 Meta/Kilo 過往資料，整理製程能力相關內容加入提案
[ ] 依 Vincent 要求，參考 GB 架構調整提案結構

會議背景¶

本次會議為內部簡報審查，目標是完成針對客戶技術問卷（Q&A）的回覆投影片，預計月底前送出提案
提案內容涵蓋：PCB 設計能力、SI/PI 模擬流程、材料選用、Vertical Power POC、Cable Harness 設計、產測能力等

PCB 設計能力與流程¶

複雜系統案例：目前放入 8U Mirama 系統與兩個 2U for node，Full socket（Electron）資料為 2015 年，需補充更新的 GPU server 案例
高瓦特數 Socket：列出三家廠商對應 Intel Onstream 的 socket pin 數與瓦特數
線路設計流程：收到客戶明確 spec 後，自行進行 design information 收集、線路設計（component 選用、circuit design）、layout 設計，最後 release Gerber 給聯德
設計工具：線路設計、layout 設計、線路檢查各有對應工具；layout 檢查有自有 e2 與 DAQ constraint review
Design Quality 流程：包含線路/layout checklist、bring up test、PCB 與 power SI 驗證、系統完整驗證、Bug tracking list
疊構設計流程：EE 提供 requirement（訊號層數、Power 層數、Impedance control、PCB 厚度）→ SI team 選材、訂線寬線距 → 丟給 PCB vendor 確認製程能力 → SI 最終確認後 release
- 討論中提出需補充銅平衡（copper balance）與板彎翹（warpage）評估步驟
- Motherboard 流程過去不在設計階段做銅平衡，由板廠出 Gerber 後自行補銅；HDI 產品則在 layout 階段考慮
Design Review 項目（線路）：System view topology、bus clock、power delivery、power sequence、high speed channel loss；各板線路設計有對應 checklist，並邀請 Intel/AMD FAE 參與 checker
Design Review 項目（板端）：DAT tool 將 SI team constraint 設入、DRC 違規抓出、出 Gerber 前跑 ODB++ 檢查 DFM 問題

設計週期¶

以微創 C 流程為例，實際板子設計從 C2（EVT）開始，約 4 個月
各 phase 間需保留約 2 個月 PCB 製作時間＋1 週 PCBA Build 時間
標準流程整個 cycle 約 18 個月
待討論：PCB 製作時間（實際約 8 週）與各 phase 的時間拆分方式需重新細算，避免客戶覺得時程過長

SI 模擬能力¶

Circuit Simulation：QQC 與 DOE 分析，使用 ADS 進行系統模擬
3D 模擬：PCB 以外的 insertion/isolation 檢查
SI 流程文件：Kickoff 後產出 loading plan、routing plan、topology 分析 → 疊構（PE 疊構）→ CM Physical Study → Loss budget → VR → 抑制 code
Layout 後確認：PDN 模擬、系統連圖確認、power placement 確認
Automation：已開發 PI simulation 自動排程系統，layout 完成一定程度後可排程執行，跑完後自動以 email 寄送報告；內部標準為 300 mA/mm² 與 -5% 電壓

PI 模擬能力¶

從系統 power map 出發，建立 PDN 模型（PSU model、GPU model，使用 LTspice）
納入 cable、connector 對 IR drop 的影響，並 extract PCB layout 參數
模擬結果確認電壓是否在規格範圍內，再回頭檢視元件或 layout 設計
此 system-level simulation 已應用於全時系列等多個專案
另有 DCS automation 與 ACS automation

材料選用（CCL）¶

一般 Motherboard 多用 4/5 扣；較薄的用 3.5 或 3.4 扣，有厚度考量時再選
目前已使用（藍色標示）最高為 EM98；K2 已有 MP 產品（M890K）；M9 目前為 validation 階段
K3 為下代材料，預計用於 800G 產品
使用案例討論：M9 用於高端 MB；966K3 用於馬告山及 APD 案子；M9 目前也有其他案子設計中
建議簡報標題改為「Materials Selection Process」，明確區分 advanced study 與已量產的項目

Vertical Power 設計¶

後續計畫置換為 8kW PDB（OTS Non-Berry，開發中）
架構：Busbar → 兩組 hot swap + fuse → 兩組 50V 轉 12V 4kW 線路
PCB 為 14 層板，絕大部分 2oz 銅厚，power 在中間層
POC 狀態：目前尚未實際打板；VIM 尺寸 50×40mm，1kW，搭配 ASIC 放置於 top side
設計重點討論：大電流設計需特別注意 PCB 溫度控制（MOSFET 功耗、熱模擬）、50V 高壓架構的銅損減少

Cable Harness 設計¶

流程：尋找 cable 材料 → 確認現場需求 → 必要時進行 SI 模擬 → 尋找 clip 角固定 → 打樣驗證
特別開發固定用 clip，使用 bracket 將線束固定，防止晃動

產測能力（TSC）¶

六大能力區塊：System & Tool 開發、Network & Security（與工廠 IT 合作）、全球工廠支援（含美國、中山、RMA）、測試程式自動化、標準功能測試、log 留存
有新成立的 AIDD Team
TSC 可在設計階段早期參與，提供 test plan 規劃、test case 建立、test coverage 評估，並具備 CICD 與 bug 快速處理能力
目前人力有限（約 10 人，AME 各分 2–3 人），C0 進來後再協調資源

提案整體討論¶

Vincent 要求：① 參考 GB 架構調整提案結構；② 整理過往提供給 Meta 或 Kilo 的資料，展現製程能力
提案預計拆分為：設計能力（目前審查的投影片）＋製造能力（約 2 頁）＋ DFM 回覆
本週是否送出待確認（Irene 希望本週出手），或等星期一與秉森再過一次
Helly 負責整理格式，RD 補充完內容後通知
後續繼續看 DFM 那份文件（已更新結構）