跳轉到

WUS Lucy HDI Introduction

精簡會議摘要

1. 會議摘要

  • 本次結果：整理 WUS C2／C4／C5 廠定位、HDI／mSAP 製程、Warpage、Laser Via、Cavity 及材料認證現況，並列出需向供應商確認的能力與交期。
  • 主要阻塞／風險：8 階、11 階及 M10 認證尚未完成；Warpage 量測區域、混壓認證、良率、Lead Time 與多項製程極限仍待確認。
  • 下一步：逐項確認規格、量測條件、認證與樣品安排；保留供應商估計與正式保證值的差別。

2. 已確認決議

  • 本次無正式決議。

3. Action Items

  • [ ] Owner 未指定｜確認 Warpage 測試範圍為整板區域或晶片區域｜TBD
  • [ ] Owner 未指定｜確認 8+N+8 可否混壓不同材料，以及廠內認證狀況｜TBD
  • [ ] Owner 未指定｜確認 M10 認證進度（C2 目前僅到 M9.5）｜TBD
  • [ ] Owner 未指定｜確認 896K3 是否支援 1027／1.5M code，並核對原記錄另載 796K3 的代號差異｜TBD
  • [ ] Owner 未指定｜確認 NEAP 材料相關資訊｜TBD
  • [ ] Owner 未指定｜確認 NFP（Non-Flow Prepreg）可否從 3 mil 縮小至 1 mil｜TBD
  • [ ] Owner 未指定｜詢問 Standard 與 Advanced（mSAP）製程良率數據｜TBD
  • [ ] Owner 未指定｜確認樣品與量產 Lead Time｜TBD
  • [ ] Owner 未指定｜確認 Cavity PCB 深度公差極限及單位｜TBD
  • [ ] Owner 未指定｜確認低溫焊接製程可行性｜TBD
  • [ ] Owner 未指定｜確認廠內 Padless 製程能力極限｜TBD
  • [ ] Owner 未指定｜確認內層直接引出阻抗測試點的做法｜TBD
  • [ ] Owner 未指定｜交業務洽談 NPI 階段能否先提供 Free Sample｜TBD

4. 未決問題與風險

  • 問題或風險：8 階、11 階與 M10 認證未完成，8+N+8 混壓能力尚待認證確認。可能影響：目標疊構與材料能否如期製作。下一步驗證方式：核對廠內認證項目、結果及完成時間。
  • 問題或風險：Warpage 7/1000 規格未確認是整板或晶片區域，且無法保證 6/1000。可能影響：與 SMT 或晶片區翹曲需求不一致。下一步驗證方式：確認量測範圍與條件，討論廠內先過 Reflow 的試板結果。
  • 問題或風險：對位、疊孔及厚銅電鍍影響良率與成本，一般 HDI 約八成只是估計。可能影響：實際製造良率與報價偏離預期。下一步驗證方式：取得對應板尺寸、複雜度與 Standard／mSAP 製程的數據。
  • 問題或風險：896K3／796K3 代號不一致，PXS2「損耗約 1.6」未列單位與條件，Cavity 公差「2」也未列單位。可能影響：材料及尺寸規格誤用。下一步驗證方式：向供應商核對原始材料規格及製程極限。
  • 問題或風險：原記錄同時提到厚銅電鍍 50 oz 分三次鍍與機台最大 24 oz，適用製程未釐清。可能影響：錯估銅厚製造能力。下一步驗證方式：確認各數值對應的設備、工序與產品條件。

5. 關鍵資訊

  • [待確認] 供應商描述 6 階為 standard，8 階預計於 2026 年 Q3 底至 Q4 初完成認證；11 階認證進行中，週期至少 3 個月，非完成承諾。
  • [待確認] mSAP 25 μm L/S 廠區建構中，會中稱預計 2027 年 1 月正式接單、適用 1.6T 以上光模塊。
  • [待確認] C2 目前到 M9.5，M10 尚未完成認證；EMC 720 spec 預計 2026 年 Q4 釋出，樣品需求在 2026 年 11 月。
  • [待確認] Warpage 出貨規格為 7/1000，無法保證 6/1000；量測區域尚未確認。
  • [待確認] Laser Via 最小鑽孔 3.5 mil；雷射精度最佳約 0.025 mm（1 mil），含 PCB 脹縮最差約 2 mil，均待對應條件確認。
  • [建議] 線距大於線寬可改善良率；可用 PTH 時優先採用，以兼顧成本與良率；不是本案已定案設計。
  • [待確認] Cavity 最小 Routing 間距 5 mil；深度公差原記錄僅記「2」，單位需核實。
  • [待確認] Murata eCB 有兩個 Sample 製作中，限制包括單一容值與壓合品質控制；尚非完整量產驗證。
  • [已確認] 使用者筆記記載 36L、8+N+8、OM 500cycle、Line/Space 45 μm 及 PXS2＝Glicap；這是筆記內容，不等同認證結果。
  • [待確認] 原記錄含 4 oz 量產、24 oz 機台限制與 50 oz 分三次電鍍等不同敘述，不能當成同一製程能力。

會議記錄

待確認事項與行動項目

  • [ ] 確認 Warpage 測試範圍：整板區域還是晶片區域
  • [ ] 確認 8+N+8 是否可以混壓不同材料（如中間 N 用不同材料）
  • [ ] 確認 M10 認證狀況（C2 廠目前僅到 M9.5）
  • [ ] 確認 896K3 是否能走到 1027 / 1.5M code
  • [ ] 確認 NEAP 材料相關資訊
  • [ ] 確認 NFP（Non-Flow Prepreg）是否可從 3mil 縮小至 1mil
  • [ ] 詢問 Standard 及 Advanced（mSAP）製程良率數據
  • [ ] 確認 Lead Time（樣品與量產）
  • [ ] 確認 Cavity PCB 深度公差極限值
  • [ ] 確認低溫焊接（Low-temp soldering）相關製程可行性
  • [ ] 確認廠內 Padless 製程能力極限
  • [ ] 確認內層阻抗測試點（從內層直接引出測點）做法
  • [ ] 詢問 NPI 階段是否可先出 Free Sample（交業務洽談）

工廠與集團概況

  • C2 廠（崑山）：主力廠，最高製程與研發能力，原為車載，2023 年起跨入 AI 伺服器
  • C4 廠（黃石）：承接 C2 技術轉移後的量產，製程層級較低
  • C5 廠（泰國）：因應中美貿易戰設立，主攻美國政府/國防相關需求
  • Schweizer（德國）：已收購約 90% 股權，幾乎為子公司，具埋晶片製程技術
  • 集團定義：30 層以下 C2/C4 承接，30–40 層視板子大小決定，40 層以上由西山廠負責

製程能力現況

  • 標準層數：6 階為 standard，8 階認證中（預計 Q3 底～Q4 初完成）
  • 11 階：認證進行中，認證週期至少 3 個月起跳
  • Delta Power Module（C2 廠製作）：三張 core，每張銅厚至少 2oz，PTH 需鍍滿；製程複雜，良率挑戰大
  • mSAP 製程（25μm L/S）：廠區建構中，明年 1 月可正式接單；無塵室等級高於一般 PCB；適用 1.6T 以上光模塊

材料

  • M10 認證：C2 廠目前僅達 M9.5，M10 尚未完成認證
  • Novabond PXS2：損耗約 1.6，銅材料建議搭配 LPV4（與 LPV5 模擬結果相近，成本較低）；使用者筆記指出 PXS2 等同 Glicap
  • EMC 720：原廠 spec 預計 Q4 才釋出，樣品需求在 11 月
  • 896K2 / 896K3：796K3 是否支援 1027 厚度需另確認
  • 材料認證排序由材料 Team 統籌，若有新材料需求可提前告知以優先排程

Warpage（翹曲）

  • 出貨規格：千分之七（7/1000），目前無法保證到千分之六
  • N+N 不對稱疊構是最大翹曲來源，廠內有模擬團隊評估疊構
  • 解決方式：多墊 FR4、使用鋼板下壓、先導片（pilot run）確認參數
  • 廠內全掃翹曲量測，出貨報告有要求者可提供過 Reflow 後試洗板
  • 待確認：Warpage 測試為整板還是僅晶片區域

8+N+8 疊構

  • 8 階認證進行中；8+2+8 = 18 層結構已有討論
  • 混壓（如中間 N 層用不同材料）技術上可行，但需確認廠內是否有認證
  • 非對稱結構（如 16+8）可用增墊 PCB 再玻璃切開方式控制翹曲

Laser Via 製程

  • 現在雷射孔已可做得較方正，V 形狀況改善
  • 最小鑽孔：3.5 mil；雷射精度最佳約 0.025mm（1 mil），最差含 PCB 脹縮約 2 mil
  • 影響良率最大因素：對位（Alignment）
  • 線距 > 線寬，良率較好；2 對 2.1/2.2 的良率明顯優於 2 對 2
  • 疊孔（Stacked Via）良率低於非疊孔；非疊孔可縮短走線空間
  • 疊孔需多次電鍍，費用與時間均增加

Padless 製程

  • 理論上可行，但需確認廠內極限；下層仍需有銅面（Pad）擋雷射穿透
  • 建議與廠商技術端進一步確認能力邊界

Murata eCB（嵌入式電容）

  • Murata 提供一種類 PCB Core 結構，可直接埋入 PCB 中，上下有固定電容
  • 目前廠內已有兩個 Sample 在製作；主要限制：只有單一容值、壓合品質控制要求高

Cavity PCB

  • 廠內目前具備 Cavity 能力，有階梯式 Cavity
  • 最小 Routing 間距：5 mil；極限深度公差數字待確認（印象中為 2，單位需核實）
  • Cavity 深度可先用雷射修邊

良率與製程費用

  • 一般 HDI 量產良率估計約八成，但實際依板尺寸與複雜度變化，廠方無法直接保證
  • 厚銅電鍍（如 50oz）需分三次鍍，製程成本顯著提高
  • PTH 能用時優先選用，成本與良率較佳

其他技術討論

  • Copper Fill Laser Via：電鍍填滿孔技術可行，但表層銅厚會較厚，需注意外層厚度均勻性
  • 背鑽（Back Drill）：廠內有設備，機器逐漸更新中
  • 軟硬複合板類型（非軟板）：適用只需彎折一次或少數次、有上下落差的設計，成本低於真正軟硬複合板
  • 厚銅板（Inverter / DC-DC）：目前量產到 4oz，接觸過 2oz 為主

  • 機台最大銅厚限制：24oz，超過無法處理

  • 36L, 8+N+8, OM 500cycle

  • Line/Space = 45um
  • C2廠, 車載，現在開始做AI server
  • C4黃石廠
  • C5泰國廠
  • Delta Power Module在C2做, 三張core, 2oz, PTH鍍滿
  • mSAP 25um
  • 7/1000 Warpage
  • WUS廠內可以先過一次reflow，去試試看SMT之後的狀況
  • Novabond PXS2 = Glicap
  • Laser via現在已經可以做的很方正，沒那麼V
  • 影響良率最大的是對位
  • Murata eCB
  • Spacing > Width，量率會較好
  • [ ] 要確定Warpage測試，是整板區域還是晶片區域
  • [ ] 確定8+N+8是不是可以混壓材料
  • [ ] 確認M10認證狀況
  • [ ] 896K3有1027？
  • [ ] NEAP?
  • [ ] 確定是否可以把NFP變小 3mil→1mil
  • [ ] 良率, standard and advanced, mSAP
  • [ ] lead time？
  • [ ] Cavity PCB
  • [ ] 低溫焊接