隨著 AI 運算需求推動網路交換器頻寬邁向 102.4T 甚至更高等級，CPO 已成為重要技術方向之一，特別受到 AI scale-out 與 scale-up 網路，對頻寬密度與能效需求推動。然而，將單模光纖與矽光子晶片 (PIC) 進行高密度對接，在規模化量產階段面臨著「模場失配 (Mode…
隨著 AI 運算需求推動網路交換器頻寬邁向 102.4T 甚至更高等級，CPO 已成為重要技術方向之一，特別受到 AI scale-out 與 scale-up 網路，對頻寬密度與能效需求推動。然而，將單模光纖與矽光子晶片 (PIC) 進行高密度對接，在規模化量產階段面臨著「模場失配 (Mode…¶
- Source: Ted Yu
- Published: 2026-07-01T08:03:38+08:00
- URL: https://ytyuted.substack.com/p/ep51-glassbridge EP51. 康寧 GlassBridge：突破共封裝光學的物理連結瓶頸 - Ted Yu
Pledge your support
EP51. 康寧 GlassBridge：突破共封裝光學的物理連結瓶頸¶
Jul 01, 2026
隨著 AI 運算需求推動網路交換器頻寬邁向 102.4T 甚至更高等級，CPO 已成為重要技術方向之一，特別受到 AI scale-out 與 scale-up 網路，對頻寬密度與能效需求推動。然而，將單模光纖與矽光子晶片 (PIC) 進行高密度對接，在規模化量產階段面臨著「模場失配 (Mode Field Mismatch)」與「次微米級對位公差」等工程挑戰。
針對上述問題，康寧 (Corning) 推出的GlassBridge作為次世代的光學互連替代方案，利用晶圓級離子交換 (IOX) 製程，在玻璃內部建立實體波導。此架構將傳統高難度的自由空間光學對準，轉化為具備較高空間容錯度的實體波導連接，提供一種支援高溫回流焊且適合大規模量產 (HVM) 的高密度光學封裝選項。
1. Background¶
1.1. TSMC COUPE¶
TSMC COUPE (COmpact Universal Photonic Engine) 採用SoIC 3D堆疊技術。COUPE 採用「EIC (Top die) 在上，PIC (Bottom wafer) 在下」的設計。
架構的關鍵考量：¶
熱源隔離與散熱：EIC 通常整合高速 driver、TIA與其它電路，是光引擎中的主要發熱源。將 EIC 放置於頂部，有利於直接與散熱系統接觸，提供最短的熱傳導路徑。
電氣性能優化：3D 堆疊大幅縮短了 EIC 與 PIC 之間的電氣互連距離（透過Hybrid Bonding(HB), 混合鍵合），有效降低寄生電容，進一步減少高頻訊號傳輸時的功耗與發熱。
source: TSMC
在光 I/O的實作上，COUPE 可支援兩種不同的光纖陣列單元 (FAU) 接入方式：垂直方向的GC (Grating Coupler) 與水平方向的EC (Edge Coupler)。
source: ISSCC26
光柵耦合器 (Grating Coupler, GC)¶
原理：在矽波導表面蝕刻出週期性的光柵結構。當單模光纖的光束以特定角度 (通常為 10度至15度，以避免表面反射光回到光纖) 入射時，光柵結構會改變光波的相位，使光束產生繞射，進而轉向並耦合進水平的矽波導中。
耦合方式：表面耦合 (Surface Coupling)，光線由晶片上方或下方垂直/斜向進出。
布拉格條件 (Bragg Condition)：光柵的週期長度 (Λ) 必須滿足公式：
Λ = λ0/ (nsi- nsio2* sin(θ))
其中λ0為工作波長，nsi為矽光柵波導的等效／有效折射率，nsio2為二氧化矽的折射率，θ 為光纖傾角。
優點：
量產測試友善：支援晶圓級測試 (Wafer-level testing)，利用垂直光學探針進行快速檢測。這能及早篩選出不良品 ，大幅降低後續的封裝成本風險。
佈局高度自由：GC 可以像傳統電晶體的 Pad 一樣，放置在晶片表面位置。它允許高密度的 2D 光纖陣列 (Fiber Array) 直接從晶片上方垂直接入，突破了封裝邊緣長度的限制。
缺點：
效能天花板明顯：受到繞射物理特性的限制，即使經過特殊設計，其耦合損耗通常仍高於 EC。
頻寬受限：光柵設計具波長選擇性，一旦工作波長(λ0)偏離設計中心值，損耗就會攀升，比較不適合寬頻或多波長系統。
source: ISSCC26
邊緣耦合器 (Edge Coupler, EC)¶
原理：將單模光纖直接對準晶片的側邊緣。為了提高耦合效率，晶片邊緣通常會設計「逆向錐形結構」(Inverse Taper，如圖所示的漸縮波導)。當矽波導的寬度逐漸縮窄時，光模場 (Optical Mode) 會被擠出高折射率的矽核心，擴張到周圍低折射率的包層 (Cladding) 中，藉此放大模場尺寸，使其與光纖的模場更為匹配。
耦合方式：水平耦合 (In-plane / Edge Coupling)，光線沿著晶片平面的邊緣進出。
優點：
極致的光學效能：擁有極低的耦合損耗，這在功耗預算極度吃緊的 CPO 架構中至關重要，能有效降低外部雷射光源 (ELS) 的功率需求。
支援分波多工：頻寬極廣，非常適合需要同時傳輸多個不同波長的DWDM應用。
訊號完整性佳：極化相關損耗 (PDL) 低，光訊號在不同偏振態下的傳輸品質較為一致。
缺點：
測試成本高：因為從側面出光，晶圓通常需要先經過切割 (Dicing) 與高精度端面拋光 (Facet Polishing) 後，才能進行光學測試 (Die-level testing)。
佈局受限：光纖只能從晶片的「邊緣」接入，這大幅限制了光 I/O的總通道數量。
物理層面的挑戰：實體尺度落差導致的模場失配¶
尺寸與折射率的落差：
標準單模光纖 (SMF)：纖芯直徑約為 9 微米 (μm)，折射率對比低，光模場呈現較大且發散的狀態。
矽積體電路 (Silicon PIC)：波導核心寬度僅數百奈米 (nm)，且矽與二氧化矽包層的折射率對比極高。這會將光束緊緊壓縮在次微米 (Sub-micron) 級別的狹小空間內。
失配的後果：
兩者在物理尺寸上相差超過 10 倍以上。當光訊號試圖從直徑 9 μm 的光纖直接進入數百 nm 的矽波導時，由於光束的橫截面形狀與大小 (模場) 完全不吻合，大部分的光能量會在介面處發生散射或反射，無法有效進入波導。
對 CPO 的影響：
這種失配會直接導致高達1.5dB - 3dB的耦合損耗。在講求極致功耗效率的 CPO 架構中，任何光學通道的無謂衰減，都需要由雷射源提供更高的輸出功率來彌補。這將嚴重影響系統整體的能源效率與散熱預算。因此，前述GC的光柵設計或EC的漸縮波導設計，本質上都是為了解決這個「模場失配」的問題，作為光纖與矽波導之間的過渡橋樑。
1.2. FAU assembly 挑戰¶
採用 GC (光柵耦合器) 之技術特徵¶
關於NVIDIA Quantum-X CPO交換器，從公開的圖片可能採用的TSMC的COUPE GC模組架構:
source: Nvidia
相較於只能從晶片側邊接光的邊緣耦合（Edge Coupler），GC 允許光訊號從晶片表面垂直（或特定斜角）進出。這使得光纖連接器（Fiber Connector）可以從模組的正上方對接，圖中展示的系統硬體佈局，有助於突破晶片邊緣長度的限制，實現高密度的光學 I/O 陣列。
TSMC COUPE GC 模組架構說明¶
該 COUPE GC模組展現了高度整合的 3D 封裝與垂直光路設計：
3D 異質整合：
底層為光子積體電路（PIC），上層透過 TSMC 的 SoIC-X 技術，直接堆疊電子積體電路（EIC，標示為 N7 製程）。此「EIC 在上，PIC 在下」的架構可縮短電氣互連路徑並優化散熱。
source: TSMC垂直光路設計（Optical Path）：
光訊號在 PIC 層透過光柵耦合器（GC）改變傳輸方向，轉為垂直向上。
為了減少光能損耗，GC 下方特別設計了金屬反射層（Metal Reflector,MR），將向下洩漏的光束反射回上方。
光束向上穿透厚度約 770 微米的矽載板（Si Carrier）。
矽載板頂部整合了矽微透鏡陣列（Si lens / uLens），負責將擴散的光束進行準直與聚焦。
光纖轉接介面：
頂部的光纖陣列單元（FAU）設計了一個包含 45 度反射鏡（Mirror）與 V 型槽（V-groove）的微光學玻璃件。當光束從晶片表面垂直射出後，會打在該反射鏡上，轉向 90 度後精準進入水平排列的光纖（Fiber）中。
FAU（光纖陣列單元）面臨的封裝挑戰¶
雖然 GC 解決了晶片端的高密度 I/O 佈局問題，但FAU 與晶片對接時，無法使用平齊切面的光纖直接耦合。為了克服模場失配與機構限制，必須加工三項複雜的工序，成為 CPO 量產的技術壁壘：
光學維度（Optical）- 透鏡化端面加工：某些 FAU 架構會使用 lensed fiber 或對光纖端面進行特殊加工；另一些則使用獨立微透鏡、Si lens、Gradient-Index lens 或 glass micro-optics 來完成模場與光束整形。實際設計取決於 GC、carrier、lens stack 與 FAU optical path
精度維度（Precision）- 次微米主動對準：FAU 上的微透鏡與晶片上的矽微透鏡之間的對位容忍度極低。在組裝時，必須採用「主動對準」製程: 一邊開啟雷射通光，一邊偵測光功率，藉由機台微調位置直到光訊號最強為止。這種次微米等級的定位過程耗時且設備昂貴。
幾何維度（Geometric）- 物理蝕刻與削薄：在 CPO 的高密度環境下，光纖的實體直徑往往過大，容易產生機構干涉。因此，光纖外層或 FAU 的承載結構必須經過物理化學蝕刻或機械削薄，以縮小體積並符合微縮的通道間距（Pitch）要求。
總結:
傳統 FAU 主要依賴自由空間光路與微光學元件。光束在透鏡、反射鏡與光纖之間傳播時並非由實體波導侷限，需透過微透鏡進行準直、聚焦及模場匹配。因此，耦合效率對位置、間隙與角度誤差敏感，組裝通常需高精度多自由度對位，以避免額外插入損耗。
2. GlassBridge Product Brief¶
Corning GlassBridge是一種專為解決光纖與光子積體電路 (PIC) 之間高密度、低損耗連接所開發的硬體元件。在 CPO/NPO 架構中，隨著交換器 ASIC 或運算晶片的頻寬需求倍增（如推動至102.4T 甚至更高等級），晶片邊緣的光 I/O 密度成為瓶頸（請參考：GlassBridge™ Fiber-to-PIC Connector Technology）。
source: Corning
耦合架構分析¶
GlassBridge提供的是一種高度模組化的邊緣耦合 (Edge Coupling, EC)方案。
source: Corning
高密度邊緣整合：綠色連接器 (GlassBridge) 直接對接於紅色 PIC 晶片的側邊。單一 PIC 的周圍可以同時接入多個 GlassBridge 元件，支援系統架構的客製化與通道密度的無縫擴展。
機構對位機制：兩側的粗金屬導梢 (Guide Pins) 是實體對準的關鍵。這類設計利用高精度的機構件，確保 GlassBridge 內部的玻璃波導能與 PIC 邊緣的結構（如漸縮波導）快速達成精準對位，降低次微米級主動對準的加工難度。
關鍵技術特徵 (Core Product Features)¶
source: Corning
晶圓級 IOX 波導 (Wafer-based IOX waveguides)：採用離子交換 (Ion-Exchange, IOX) 技術在玻璃基板上製作波導。這允許在晶圓層級進行大規模量產，確保光學通道間距 (Pitch) 的極高精準度，並能有效作為模場轉換的過渡層，緩解模場失配 (Mode Field Mismatch) 導致的損耗。
超高通道密度：單一微型連接器本體（寬度僅 6.4 mm）即可支援 24 芯光纖，並可根據更高密度需求擴展至2x24等配置。
標準化實體介面：GlassBridge 採用標準化 TMT ferrule physical-contact interface，透過 guide-pin alignment 提供可重複插拔的高密度光纖介面。
優異的光學性能：Corning 公開資料指出，GlassBridge 已展示 O-band fiber-to-PIC coupling 約1.5 dB的光學損耗。在嚴格控管功率預算的 CPO 系統中，較低的損耗意味著外部雷射光源 (ELS) 可以降低輸出功率要求。
迴焊製程相容 (Solder reflow compatible)：GlassBridge 標示具 solder-reflow compatibility，代表其材料與連接架構可望較容易整合進既有封裝與組裝流程
source: Corning
3. GlassBridge 技術¶
3.1. 光學模態匹配¶
GlassBridge為解決矽光晶片 (PIC) 與標準光纖之間「物理尺寸與折射率」的巨大落差，所採用的兩階段光學匹配機制:
第一階段 (矽晶片端 - 模場擴張)：利用倒錐形波導 (Inverse Taper)。隨著矽波導的核心逐漸縮窄，原本被緊密侷限的光訊號會被「擠出」核心，向外擴散到包層中，完成光模場的初步放大。
第二階段 (中介層 - 平順過渡)：擴散後的光束進入康寧 Glass Bridge (晶圓級 IOX 玻璃波導)。此中介層的材質與折射率特性介於矽波導與光纖之間，負責引導光訊號並進行最後的幾何形狀微調。
終端 (光纖端 - 無損對接)：經過前兩階段的實體與折射率轉換，光訊號的模場尺寸已與外部的單模光纖 (SMF)吻合，從而實現低損耗的高效耦合。
此架構透過「先物理擴張、再折射率過渡」的方式，作為微觀矽晶片與巨觀光纖之間的緩衝橋樑，是實現高密度、低損耗邊緣耦合 (Edge Coupling) 的關鍵硬體設計。
3.2. Inverse Taper at PIC¶
矽光晶片倒錐形波導 (Inverse Taper) 原理¶
倒錐形波導是解決矽光晶片與外部光學元件（如光纖或玻璃中介層）模場失配的關鍵結構，其運作原理如下：
物理尺寸收斂：矽波導的核心寬度沿著光傳輸方向，從原本的 400-500 nm 逐漸微縮至數十奈米的尖端。
絕熱漸變與折射率轉換：隨著矽波導核心逐漸縮小，導波模態的有效折射率與侷限程度下降。透過足夠平緩的絕熱 Taper，光場可由矽核心逐步轉移至周圍的低折射率包層或 mode-expander 結構中，而不產生明顯的高階模態轉換或輻射損耗，從而擴大模場尺寸並降低後續耦合損耗。
光學中的絕熱 (Adiabatic)：「絕熱 (Adiabatic)」這個詞是從熱力學借用過來的，但在光學波導與量子力學中，它指的不是溫度或熱量，而是「極其緩慢且平滑的空間參數變化，使得系統能量不會洩漏或轉移到其他狀態」。
光學模場 (MFD) 釋放：在折射率轉換的過程中，光束被迫向外擴展進入低折射率的包層中。這使得光斑直徑（Mode Field Diameter）從原本極小的 0.5 um 放大至 3-5 um，完成初步的模場擴張，以降低後續對接時的耦合損耗。
滿足互易定理 (Reciprocity Theorem):
Inverse Taper是線性、被動且不含磁光的材料(如光隔離器中使用的法拉第旋轉材料) 。在光學系統中，電磁波的傳輸遵守互易定理。這意味著光波正向與反向傳播的物理行為與損耗特性是完全對稱的:
傳輸端 (Tx - PIC 到 Fiber)：光波從寬波導出發，隨著波導變窄，光場被緩慢「擠出」矽核心，擴散到披覆層，最終以大光斑的形態進入光纖。
接收端 (Rx - Fiber 到 PIC)：過程完全逆轉。大光斑從光纖進入晶片端面的披覆層。隨著光波向前推進，內部的矽波導尖端逐漸變寬，矽的高折射率開始產生強大的模態侷限力，將光場從披覆層中緩慢且無散射地「拉回」矽核心內部。
TSMC PDK¶
source: TSMC
紅框標示的「SiN EC」即為採用氮化矽（Silicon Nitride, SiN）材料製成的邊緣耦合器（Edge Coupler）。其電路符號（一個三角形漸縮至直線; 粗白線代表晶片端面）明確對應了上述的倒錐形（Inverse Taper）結構。
相較於純矽波導 (Si WG)，SiN 波導適合高功率與低損耗的原因：
高功率耐受度 (High power endurance)：SiN 具有較大的材料能隙，在 O-band 與 C-band 通訊波段通常不會產生顯著的雙光子吸收（TPA）及其衍生的自由載子吸收。相較之下，矽波導在較高光強下可能因 TPA、自由載子吸收與熱效應而增加損耗。
低損耗 (Lower loss)：SiN 與包層（SiO2）的折射率對比度比純矽來得低。較低的折射率對比度使得光模場的分布較廣，波導側壁粗糙度所造成的表面散射損耗會大幅降低。
溫度不敏感與低反射：SiN 的熱光係數較低，運作時不易受溫度漂移影響；且較低的折射率差也有助於減少介面處的背向反射（lower back-reflection）。
3.3. IOX Waveguide at GlassBridge¶
康寧 (Corning) 的Glass Bridge (GB) 核心技術，在於利用晶圓級離子交換 (Ion-Exchange, IOX)製程，在平滑的玻璃基板內部「畫」出導光通道（光波導），藉此橋接矽光子晶片 (PIC) 與單模光纖。
IOX 玻璃波導的物理原理¶
要打造出能完美匹配光纖與 PIC 的 3D 波導，必須經過三個精密階段：
2D 光路定義與熱交換 (Thermal Exchange)：利用微影技術在玻璃表面加上遮罩，開出特定的幾何視窗。接著放入高溫熔融鹽浴中進行離子替換，在玻璃表面形成初始的平面波導。
電場輔助埋入 (Burial)：僅在表面導光容易產生表面散射損耗。透過施加直流電場，將這些大離子向玻璃深處「推擠」遷移。這不僅能降低損耗，還能讓原本扁平的光模場變得更圓、更對稱。
3D 幾何與模場轉換控制：透過調整製程參數（如時間、溫度、電場強度），可以精準控制波導在寬度與深度上的演變，藉此在玻璃內部打造出立體的漸變結構（類似3D 的 Taper），以精確控制光束的縮放。
GB 利用 IOX 達成的 CPO 封裝優勢¶
跨尺度模場轉換 (Mode Conversion)：矽晶片Inverse Taper擴張出來的 2 到 5 μm 光斑，透過 IOX 波導內部的漸變式轉換，平滑放大至 9 到 10 μm，完美匹配標準單模光纖，大幅降低耦合損耗。
高密度扇出與間距轉換 (Fan-out)：矽光晶片邊緣的通道極度密集（Pitch 約為 50 μm）。IOX 技術可以在玻璃內部將光路像扇子一樣展開，轉換至標準光纖陣列的 250 μm 間距。
消除實體幾何干涉：標準光纖的外徑高達 125 μm，直接對接晶片會因為體積過大而互相碰撞，限制了 I/O 密度。Glass Bridge 充當了實體的緩衝區，將龐大的光纖物理結構阻隔在外。
支援被動對準與自動化組裝：GB 可以整合高精度的金屬導梢 (Guide pins) 等機械基準結構，與 MT 機械連接器結合。這使得原本需要次微米極端對準的光學封裝，轉變為可利用 Pick-and-Place 機台快速組裝、甚至支援可拆卸維修的硬體架構。
source: Corning
3.4. Fiber interface¶
光纖介面路徑：從 MT 經 GB 到 PIC¶
在近封裝光學 (NPO) 或共封裝光學 (CPO) 架構中，光訊號的傳輸路徑是從外部的 MT 插芯 (Ferrule) 進入康寧 Glass Bridge (GB)，再由 GB 將光學訊號一路引導至底層的矽光晶片 (PIC)
source: Corning
柔性機械彈簧結構 (Compliant Spring Mechanism)：在對接過程中，兩端光學端面的緊密貼合是降低插入損耗 (Insertion Loss) 與背向反射的關鍵。MT 連接器內部設計了彈簧結構，當連接器插入對接座時，彈簧會持續提供穩定且受控的物理下壓力 (Mating Force)。這不僅能確保 MT 插芯與 Glass Bridge 端面達到完美的實體接觸 (Physical Contact)，也能吸收組裝公差、熱脹冷縮應力或外部震動，避免堅硬的端面互相擠壓受損。
source: Corning
無縫整合 (Seamless Integration)：可插拔的光學連接¶
傳統的光纖陣列單元 (FAU) 為了確保對位精度，通常採用不可逆的 UV 膠固化方式，將光纖永久黏死在晶片邊緣。 Glass Bridge 方案導入了業界成熟的 MT 導引梢 (Guide Pins) 技術。透過高精度的金屬導梢進行物理對位，將原本極度困難的裸晶邊緣耦合，轉化為標準的「可插拔式」介面。但 GlassBridge 與 PIC 的 chip-side optical attachment 仍屬高精度封裝組裝，不是現場可拆接界面。
MT 與 MPO 的區別¶
MT (Mechanical Transfer)：這是光學連接的核心本體 (Ferrule)。圖中紅圈內最前方的黑色矩形方塊即為 MT 插芯，上面具有極高精度的光纖孔與兩側的導引梢孔，負責確保光學通道的精準對齊。
MPO (Multi-fiber Push On)：這是一個完整的連接器總成 (Connector Assembly)。除了內部的 MT 插芯外，MPO 還包含了外層塑膠外殼 (Housing)、推拉式卡榫機構、前述的彈簧 (Spring)、固定夾 (Pin Clamp) 以及尾套 (Boot)。MPO 外殼的設計是為了讓使用者能方便地用手持握，並快速插入標準適配器中。
傳統 FAU vs. 康寧 Glass Bridge¶
Glass Bridge 透過中介的玻璃波導技術，在 CPO 高密度封裝下的物理限制，提供傳統FAU外另一種選擇 。
架構基本差異
傳統 FAU：玻璃僅作為透明介質，光束在內部會自然發散。必須仰賴微透鏡陣列重新準直與聚焦光束，因此對六自由度 (6-DOF) 的空間對準精密度要求極高，容易產生損耗。
Glass Bridge：在玻璃內部建構具備實體核心的波導結構。光束透過折射率差異被完全侷限 (Confined) 在波導內傳輸，免除自由空間發散的物理限制。
綜合評測：
對準精度與工藝：部分高密度 CPO FAU 架構需透過微透鏡、反射鏡或自由空間光路完成耦合，因此其組裝常涉及較嚴格的六自由度對準、光功率監測與主動校準。GlassBridge 則以導波式玻璃波導與機械基準，將其中部分自由空間對準需求轉化為可重複的被動對準與標準化實體介面。
通道間距 (Pitch) 限制：傳統 FAU 受到光纖包層外徑的物理限制，通道間距極限約在 127 um。GB 內部採用離子交換 (IOX) 波導，具備 Fan-out (扇出) 擴展設計，能在接取晶片端實現大於或等於 30 um 的超高密度排列。
實體幾何干涉：在空間極度限縮的 ASIC 旁，傳統 FAU 龐大的體積會造成嚴重的實體干涉；GB 則作為一個平滑縮放的實體緩衝區，可顯著降低高密度 I/O 佈局中的機構干涉風險。
GlassBridge並⾮單純取代傳統 FAU，⽽是把光纖陣列、模場轉換、pitch conversion與可拆接介⾯部分功能轉移⾄晶圓級玻璃波導元件，為未來 CPO/NPO 架構，提供較⾼密度、較易被動組裝的另一個方案。
3.5. GlassBridge 可能延伸¶
(註)以下內容為技術延伸與產業推論，不應視為 Corning 已公開量產或已發表的 GlassBridge 產品規格
康寧 Glass Bridge (GB) 的未來發展潛力，將從單純的「光纖邊緣耦合連接器」躍升為「光電同板共封裝 (Optical Interposer)」的核心中介層。
三維光電整合架構 (Optical Interposer)¶
從技術路徑推論，若未來玻璃波導、TGV、RDL 與封裝基板技術進一步整合，GlassBridge 類型的 glass-waveguide platform 有可能延伸為具光路、電路與封裝功能的 optical/electrical interposer:
電學層 (Electrical Layer)：玻璃表面將佈建精密的金屬線路。玻璃材料具備極低的介電常數 (Dk) 與介電損耗 (Df) 以及極佳的表面平整度。在處理如 PCIe 6.0/7.0 或是高階 AI 叢集內部 Scale-up 網路 (如 NVLink) 的超高頻電訊號時，玻璃基板能提供遠優於傳統有機基板的訊號完整性 (Signal Integrity)。
互連層 (Through Glass Via, TGV)：類似於矽穿孔 (TSV) 技術，TGV 在玻璃內部打孔並填入導電金屬，實現立體垂直的電氣互連。這能大幅縮短頂層運算晶片與底層線路的物理距離，有效降低寄生電容與傳輸功耗。
光學層 (Optical Layer - IOX Waveguides)：沿用 GB 的核心離子交換 (IOX) 技術，直接在玻璃基板內部建構微米級的光波導。光訊號可以在不離開基板的情況下，進行低損耗的水平路由與傳輸。
終局展望與產業影響¶
突破傳統 CPO 物理限制：目前的共封裝光學 (CPO) 需將光學引擎與大型 ASIC 共同封裝於有機載板上，面臨著熱膨脹係數 (CTE) 不匹配造成的翹曲，以及高頻訊號衰減的挑戰。玻璃的熱穩定性與機械剛性極高，是承載超大尺寸 AI 晶片群的理想平台。
終極的光電高度整合：在這個架構下，運算晶片 (GPU/NPU/Switch) 與光電轉換元件可直接覆晶 (Flip-chip) 鍵合於這塊玻璃中介層上。「短距離高頻訊號走表層金屬，長距離大頻寬訊號走底層光波導」，徹底實現光與電在同一塊玻璃上的無縫協作。
4. 結論¶
康寧（Corning）作為材料科學的百年領航者，長期深耕於光學玻璃研發與精密製程:
GlassBridge 的價值不在於取代既有 FAU，而在於以 wafer-based IOX glass waveguides、passive alignment 與 detachable TMT interface，重新分配 fiber-to-PIC coupling 中的功能與製造責任。它將 PIC edge 的高精度模場轉換、pitch conversion 與外部光纖可維修介面整合於玻璃元件與連接器架構中，因而有機會改善高通道數 CPO/NPO 系統的組裝可製造性、測試彈性與維修性。
但 GlassBridge 仍屬於 Fiber-to-PIC connector 技術；是否進一步演變為整合 TGV、高速 electrical RDL 與 chip-level assembly 的 optical-electrical interposer，是可期待的技術發展方向。
[Reference]¶
GlassBridge™ Fiber-to-PIC Connector Technology
Corning GlassBridge™ Connector Technology
AI时代，造玻璃的康宁也终于祭出大招？「玻璃桥」技术深度解读
Support Ted Yu
Launched a year ago
Master in EE EE experience more than 20 years, including BB CPE, 5G wireless, high speed data, ..., etc. Now focusing on communication of data centers
Pledge your support
