本期將從底層光電元件出發，解析矽光子晶片如何利用 III-V 族、純矽與氮化矽 (SiN) 三種材料的異質整合，完美分工發光、傳輸與調變任務 。接著，一窺 TSMC 針對光電共封裝 (CPO) 時代所建立的標準化 PDK 元件庫 ，如何協助客戶降低開發門檻。最後，將拆解 Nvidia…
本期將從底層光電元件出發，解析矽光子晶片如何利用 III-V 族、純矽與氮化矽 (SiN) 三種材料的異質整合，完美分工發光、傳輸與調變任務 。接著，一窺 TSMC 針對光電共封裝 (CPO) 時代所建立的標準化 PDK 元件庫 ，如何協助客戶降低開發門檻。最後，將拆解 Nvidia…¶
- Source: Ted Yu
- Published: 2026-03-19T08:17:11+08:00
- URL: https://ytyuted.substack.com/p/ep37-tsmc-pdk-nvidia EP37. 矽光子解析: 從 TSMC PDK 到 Nvidia 黑科技 - Ted Yu
Pledge your support
EP37. 矽光子解析: 從 TSMC PDK 到 Nvidia 黑科技¶
Mar 19, 2026
本期將從底層光電元件出發，解析矽光子晶片如何利用 III-V 族、純矽與氮化矽 (SiN) 三種材料的異質整合，完美分工發光、傳輸與調變任務 。接著，一窺 TSMC 針對光電共封裝 (CPO) 時代所建立的標準化 PDK 元件庫 ，如何協助客戶降低開發門檻。最後，將拆解 Nvidia 如何透過精妙的「硬軟體協同設計」，用平價的單模光纖 (SMF) 替換掉組裝極度耗時又昂貴的保偏光纖 (PMF)，一舉將封裝成本降低 2.7 倍的黑科技 。
1. Background of Silicon Photonic(SiPh)¶
1.1. 4 Important Elements¶
矽光子 (Silicon Photonics, SiPh)強大之處，在於它利用了極度成熟的 CMOS 製程技術，將圖中這4 個重要功能元件的「最佳材料」，完美整合在同一個晶片平台上。
source: TSRI
四大核心元件¶
Light Source (光源)¶
材料限制與解法：因為矽無法有效發光，這裡必須依賴III-V 族半導體 (如 InP, GaAs)。
整合方式：這是目前 SiPh 與 CPO (Co-Packaged Optics) 封裝技術中最具挑戰性的一環。通常會採用外部雷射源 (ELS, External Laser Source) 透過光纖引入，或是透過異質整合 (Heterogeneous Integration)， 將 III-V 雷射晶粒，直接鍵合到矽光子晶片上。
Light Transport (光傳輸與被動元件)¶
功能：負責引導、分配、聚合與分離光訊號，包含光波導 (Waveguide)、耦合器 (Coupler)、分波多工/解多工器 (Mux/Demux)。
材料與優勢：這是矽 (Silicon)的絕對主場。利用SOI (Silicon-On-Insulator) 基板，矽與二氧化矽之間具有極高的折射率對比 (High Refractive Index Contrast； 3.5 vs. 1.45)，這使得光可以被緊緊鎖在波導內，實現極小的彎曲半徑，大幅縮小晶片面積並提高元件密度。
Signal Modulation (訊號調變)¶
材料限制與解法：最理想的調變材料是圖中提到的薄膜鈮酸鋰 (Thin Film Lithium Niobate,TFLN) 或聚合物，因為它們有極佳的線性電光效應 (Pockels effect)。純矽沒有這種效應，因此 SiPh 主要是利用自由載子色散效應 (Free-Carrier Dispersion)——透過改變 PN 結中的電子與電洞濃度，來改變矽的折射率，進而達到調變光相位的目的。
Detection (光訊號偵測)¶
功能：在接收端，將光訊號重新轉換回電訊號 (O/E Conversion)。核心元件是光偵測器 (Photodetector, PD)。
材料限制與解法：矽對於光通訊常用的波段 (1310nm 與 1550nm) 是透明的，無法有效吸收光子。因此，業界標準做法是在矽光晶片上磊晶生長鍺 (Germanium, Ge)，或是利用 III-V 族材料。鍺的能隙較小，能夠完美吸收這些波段的光並產生光電流，且能與 CMOS 製程相容。
1.2. 3 Important Material¶
矽光子晶片主要有3 種關鍵材料，並透過它們的物理特性差異來分工合作。異質整合 (Heterogeneous Integration)」的核心精神：沒有一種單一材料能完美勝任所有光電任務，必須截長補短。
source: ISSCC26 F2-8, TSMC
III-V 族半導體 (InP , GaAs ) —— 「發光與主動放大的引擎」¶
物理特性：直接能隙 (Direct Bandgap)
從能帶圖來看，電子在導帶的最低點與價帶的最高點處於相同的動量 (k) 位置。
當電子躍遷時，只需釋放或吸收光子就能完成，能量轉換效率極高。
能隙大小：約 0.7 到 1.4 eV。
角色 (Role)：作為主動介質 (Active medium)，是製造雷射光源 (Lasers)與半導體光放大器 (SOAs) 的唯一選擇。
矽 (Silicon, Si) —— 「高密度佈線與調變的骨幹」¶
物理特性：間接能隙 (Indirect Bandgap)
電子在導帶與價帶的極值處於不同的動量位置。
電子躍遷時，除了光子，還必須有「聲子 (Phonon，即晶格震盪)」參與來補償動量差。這種三體碰撞機率極低，導致矽極難發光，大部分能量會轉化為熱能。
能隙大小：約 1.12 eV (對 1310nm/1550nm 光波透明，適合傳輸)。
角色 (Role)：主要負責光波導 (Waveguide devices) 與光調變器。它能利用成熟的 CMOS 製程實現極大規模的微縮整合。
氮化矽 (Silicon Nitride, SiN) —— 「高功率與低損耗的通道」¶
物理特性：寬間接能隙 (Wide Indirect Bandgap)
與矽同為間接能隙，但擁有更大的能隙寬度。這使得 SiN 在傳輸極高功率的連續光 (CW laser) 時，不會像矽一樣容易觸發「雙光子吸收 (Two-Photon Absorption, TPA)」等非線性損耗效應。
能隙大小：高達約 5.0 eV。
角色 (Role)：用於高功率的被動波導元件 (High-power passive waveguide devices)，特別是需要處理外部大功率雷射導入晶片時的被動分光與傳輸。
關鍵物理特性比較 (為何能做到晶片級微縮？)¶
除了能隙特性決定了「誰負責發光、誰負責傳輸」，折射率對比 (Index Contrast)則是決定 SiPh 能否縮小到「晶片尺度 (Chip-scale)」的關鍵：
source: ISSCC26 F2-8, TSMC
傳統石英光纖 (Silica fiber)：¶
核心與外包覆層的折射率對比極低 (~0.01)。
光學元件在定義「折射率對比 (Index Contrast)」通常是核心 (Core) 與包覆層 (Cladding) 之間折射率的絕對差值 (Δn)，而不是兩者相除的比例。
這導致光束的轉彎半徑非常大 (約 20 到 30 mm)，只要稍微彎曲，光就會洩漏。因此傳統光學元件只能做到桌上型或機架等級 (cm2range)
高折射率對比平台 (SiN / Si / III-V on SOI)：¶
這些材料相對於周圍的SiO2絕緣層，擁有極高的折射率對比(~0.5 到 2)。
這種「高折射率牆」能將光死死鎖在波導核心內。波導寬度可以縮小到約 0.5 μm (核心面積縮小 500 倍)，且轉彎半徑可以大幅縮小到 2 到 6 μm。
結果：光路系統的覆蓋面積成功從公分等級縮小到微米等級 (μm2range)，真正實現了「光電同封裝」的可能性。
總結來說，SiPh 的架構設計，就是在 SOI 基板上利用 Si 處理高密度佈線與調變，利用 SiN 處理高功率被動分光，並透過異質整合將 III-V 族晶粒貼合上來提供光源。
1.3. Si vs. SiN¶
在先進的光學封裝架構中，單靠純矽 (Si) 波導已經無法滿足所有需求，這正是氮化矽 (SiN)強勢崛起，成為 SiPh 平台不可或缺之「異質整合」材料的原因。
從元件物理到系統架構，Si 與 SiN 並非競爭關係，而是完美的互補。以下拆解兩者在 SiPh 平台上的特性對比與分工邏輯：
source: ISSCC26 F2-8, TSMC
模態分佈 (Mode Profile) 與佈局面積¶
投影片左側的紫紅色光斑圖 (Mode profile) 揭示了兩者在「光束束縛力」上的差異，這直接影響了晶片尺寸與封裝難度。
Si (折射率 = 3.5 @1310nm)：光斑被極度壓縮在微小的波導核心內。
優點：佈局面積極小 (Small Footprint)。轉彎半徑可以做到幾微米，極大化晶片上的元件密度。
缺點：因為光斑太小，要與外部光纖（光斑較大）進行邊緣耦合 (Edge coupling) 時非常困難，容易造成嚴重的耦合損耗。
SiN (折射率 = 2.0 @1310nm)：光斑範圍較大，光場分布較為擴散。
優點：光斑尺寸更接近外部光纖，這讓邊緣耦合變得非常容易 (Easy)且支援寬頻。同時，較大的光斑降低了波導側壁粗糙度帶來的散射，使得SiN 擁有超低的傳輸損耗 (<0.23 dB/cm)。
缺點：轉彎半徑大，佔用晶片面積較大 (Large Footprint)。
功能性與穩定度對決¶
溫度敏感度 (Thermal Coefficient)：矽的熱光係數 (1.8 x 10-4/K) 遠大於氮化矽 (0.2 x10-4/K)。這意味著 SiN 對溫度的變化極不敏感。SiN 被動元件（如MUX/DEMUX 陣列列導波柵 AWG）可以保持極佳的波長穩定度，不需要額外的加熱器 (Heater) 來做溫度補償，大幅節省系統功耗。
元件守備範圍 (Device Scope)：
Si 負責「主動與高密度」：因為矽具有自由載子色散效應，可以做成光調變器 (Modulator) 與光偵測器 (搭配鍺)，這是 SiN 做不到的。
SiN 負責「被動與低損耗」：Taper、MMI (多模干涉儀)、Cross (交叉波導) 等，全都是利用 SiN 打造的低損耗被動元件，它們是建構複雜光路的地基。
source: ISSCC26 F2-8, TSMC
Si270-SiN trans (TE) 是一個層間過渡元件，專門負責讓光訊號在矽 (Si) 與氮化矽 (SiN) 雙層波導之間平滑、垂直地轉換，並將介面反射與傳輸損耗降至極低的 0.069 dB 。
Si270：代表厚度 270 nm 的純矽 (Si) 波導
這個元件的左側寬邊接 Si(綠色)，右側寬邊接 SiN(藍色)；而兩者的窄邊（尖端）則是在中間重疊，利用這種「一邊放、一邊收」的漸變過渡機制（Adiabatic Transition），才能達成僅僅 0.069 dB 幾乎零損耗的光學轉換 ！
能隙 (Bandgap) 決定的高功率耐受度¶
Si 與 SiN 最根本的物理差異：能隙大小。
Si (矽)：能隙約 1.1 eV。當外部高功率連續雷射 (CW Laser) 打入純矽波導時，很容易觸發非線性光學效應，特別是雙光子吸收 (Two-Photon Absorption, TPA)與隨之而來的自由載子吸收 (Free-Carrier Absorption, FCA)。這會導致光能快速轉換成熱能。從投影片的紅色曲線可以看出，當輸入功率超過 21 dBm 左右，矽波導就會因為熱失控而「燒毀 (Burn-out)」，造成插入損耗 (IL) 瞬間飆升。
SiN (氮化矽)：能隙高達約 5.0 eV。這種寬能隙特性幾乎免疫了 TPA 與 FCA 效應。投影片的藍色曲線顯示，即使輸入功率推升到 26.2 dBm，SiN 波導依然沒有損壞。
source: ISSCC26 F2-8, TSMC
系統架構意義：¶
為了避免高溫影響雷射壽命，目前的 AI 伺服器與 CPO (共封裝光學) 架構強烈傾向使用外部雷射源 (ELS)並且共用光源。高功率的CW雷射光從外部引入晶片(1推多的應用)，SiN 波導就是唯一能承受這種「光學洪流」的入口。
完美的雙層架構 (Dual-Layer Platform)¶
現代先進的 SiPh 晶片不會只用單一材料，而是採用SiN 與 Si 雙層波導疊加的製程設計： 高功率雷射從光纖進入晶片時，先由SiN 波導負責接收與分配（耐高功率、低耦合損耗）；光訊號透過層間轉換 (如Si270-SiN trans，損耗僅0.069 dB) 垂直「下沉」到下方的Si 波導進行高速調變（小面積、主動元件）
矽 (Si)雖然是半導體的主體，但它本身容易漏電、怕水、不耐高光功率，且有物理極限。而氮化矽 (SiN)就像是一件多功能的「鋼鐵衣」，完美彌補了矽的所有軟肋:
沒有 SiN 這個無處不在的「最強輔助」，現代的 GAA 邏輯製程、數百層的 3D 記憶體，乃至於伺服器端最具潛力的光電共封裝 (CPO) 技術，都將難以實現跨世代的突破。
2. SiPH platform¶
2.1. Basic Functions¶
矽光子晶片（Photonic Integrated Circuit,PIC）內部的「功能方塊圖」如下。對於光學小晶片（Optical Chiplets）來說，最大的挑戰往往不是內部的光路怎麼走，而是光訊號如何從外部世界（光纖）順利且低損耗地進入或離開這顆晶片。
source: ISSCC26 F2-8, TSMC
光源輸入端 (雷射動力)：維持極化純淨¶
路徑：外部雷射 ->保偏光纖 (PMF) -> 單極化光柵耦合器 (SPGC) -> 進入晶片
機制：晶片內的調變器對光極化非常敏感。因此必須先用PMF鎖定雷射的極化狀態，再透過SPGC將這道純淨的光導入晶片，作為發射端 (TX) 的「光載波動力」。
訊號輸出端 (TX 發射介面)：對接外部網路¶
路徑：晶片內部 TX 訊號 -> 單極化光柵耦合器 (SPGC) -> 單模光纖 (SMF) -> 外部網路
機制：在晶片內部完成資料調變、已經帶有電訊號資訊的光波，會再次透過SPGC向上折射耦合，送入標準的單模光纖(SMF)中，向外傳輸給其他伺服器或機房。
訊號接收端 (RX 接收介面)：破解極化旋轉¶
路徑：外部網路單模光纖(SMF) ->極化分離光柵耦合器 (PSGC)-> 進入晶片兩條波導
機制：從外部長距離傳送進來的光，極化方向會隨機旋轉（亂序）。PSGC的作用是將這束光「一分為二」（拆解成兩個垂直的極化分量(TE)）並分別送入獨立波導，確保光訊號無論怎麼轉，都不會衰減或漏接。
核心處理區 (PIC 內部)：光電轉換引擎¶
發射核心：調變器 (MRM/MZM) 負責將電訊號「刻印」到光載波上；旁邊的加熱器 (Heater) 則負責微調溫度，防止MRM波長飄移。
接收與路由核心：多模干涉儀 (MMI) 處理光束的分配與聚合，最後由光偵測器 (PD) 將光訊號重新轉譯回電訊號給系統。
選擇 PMF 與 SMF 的核心原因¶
PMF (保偏光纖) 負責「精準輸入」：用於連接外部雷射與晶片。因為晶片內部的光學元件對光的極化（偏振）方向極度挑剔，PMF能鎖定極化方向，確保光束以完美對齊的角度進入晶片，避免能量流失。
SMF (單模光纖) 負責「長距通訊」：用於晶片與外部資料中心網路的傳輸 (TX/RX)。它是全球通用標準，具備極低損耗與低成本優勢。雖然光在裡面跑會隨機旋轉（失去極化狀態），但這可以交由接收端的專屬元件 (如PSGC) 來拆解還原。
註: 雙折射就是指光在介質中前進時，不同方向（極化方向）的光感受到的折射率不同，導致前進速度產生差異的現象。
2.2. Modulator¶
2.2.1. Si 光電物理¶
矽本身其實是一個「光電特性有缺陷」的材料。它具有中心對稱的晶格結構，這意味著它完全沒有線性的電光效應（如波克耳效應 Pockels effect）。無法像操作薄膜鈮酸鋰(TFLN)那樣，單純加個電場就能瞬間改變它的折射率。
既然矽先天不足，工程師們便利用了它身為半導體的最大優勢——操控載子 (Carrier)，也就是下圖所展示的機制:
source: ISSCC26 F2-8, TSMC核心機制：自由載子色散效應 (FCD)
純矽沒有天然的電光效應（無法直接用電場改變折射率）。工程師的解法是：藉由改變光通道中的「自由載子（電子與電洞）濃度」，來間接改變矽的折射率，進而推遲或提前光的相位。
元件運作原理：MOS 電容結構 (MOS-Capacitor)
圖中的結構等同於一個微型電容器。當施加電壓 (VG) 時，電子與電洞會大量「聚集 (Accumulate)」在中間絕緣層 (gate oxide) 的兩側。當雷射光穿過這個載子聚集區時，感受到的折射率改變了，光波就會產生相位變化。
實務上的優缺點
優勢：100% 相容於現有的 CMOS 半導體製程，能夠利用成熟的晶圓廠產線大規模製造，成本極具優勢。
劣勢：因為依賴電容的充放電，會產生「RC 延遲」，導致調變速度遇到物理瓶頸；此外，大量載子聚集也會不小心吸收掉一部分的光子，造成額外的「光學損耗」。單波 200Gbps (200G/λ) 被業界普遍視為純矽 (Si) 調變器的「極限天花板」。
2.2.2. MZM vs. MRM¶
純矽調變器因為只能改變光的「相位」，必須依賴特殊的幾何結構來將相位變化轉換成光訊號的「明暗（振幅）」。其中最核心的兩大調變器陣營：馬赫-曾德 (MZM)與微環 (MRM)。
source: ISSCC26 F2-8, TSMC
馬赫-曾德架構 (MZI / MZM)：求穩定的大型高速公路¶
被動元件 (MZI 干涉儀)：將光分流到兩條臂再匯合，利用「干涉」原理決定光的增強或抵消，常用作寬頻濾波器。
主動調變 (MZM 調變器)：加電壓改變單臂相位來控制明暗。
優缺點：優點是極度穩定、頻寬大且不怕溫度變化；缺點是體積龐大（毫米級），佔用大量晶片面積。
source: ISSCC26 F2-8, TSMC
微環架構 (MRR / MRM)：求極致密度的小型交流道¶
被動元件 (MRR 共振腔)：利用微小圓環的周長，精準「共振（吸收）」特定波長的光，是極佳的窄頻濾波器。
主動調變 (MRM 調變器)：加電壓讓共振波長稍微偏移，藉此控制該波長的光能否通過。
優缺點：優點是體積極小（微米級），且天生具備波長篩選能力，完美支援高密度 DWDM(Dense Wavelength Division Multiplexing，密集波槽多工)；缺點是對溫度與製程誤差極度敏感，必須額外耗電來加熱控溫。
MZM體積大但抗溫飄，適合長距單波高速傳輸；MRM體積小且自帶波長篩選，適合未來 AI 需要的極高密度多波長短距互連。
source: ISSCC26 F2-8, TSMC
2.2.3. MRR(單微環) vs. DMRR(雙微環)¶
在DWDM(密集波槽多工) 系統中，為了在單一光纖內塞入更多波道，微環元件的「光譜形狀」是成敗關鍵。
source: ISSCC26 F2-8, TSMC單微環 (MRR)：銳利的 V 型尖刀
光譜特性：呈現極度尖銳的「V 字型」吸收谷
DWDM應用痛點：
高串擾：V 型底部雖尖，但兩側邊緣平緩（滾降慢），波道靠太近時容易干擾鄰居。
極度不耐溫漂：谷底太窄，只要晶片溫度或外部雷射稍微飄移 0.1 度，訊號就會瞬間滑出谷底而造成嚴重失真。
雙微環 (DMRR)：穩定的 U 型平頂帳篷
光譜特性：透過兩個微環相互耦合，將 V 型撐開成邊緣陡峭的「U 字型平頂 (Flat-Top)」。
DWDM應用優勢：
極低串擾：邊緣如懸崖般陡峭，讓波道可以切得非常緊密而不互相干擾，極大化頻寬密度。
高容忍度：寬闊的平頂提供了極佳的緩衝區。即使發生輕微的溫度或波長飄移，訊號依然能穩穩落在平頂內，大幅降低出錯率。
實務代價：佔地面積變大，且必須同時、精準地控制「兩個」微型加熱器 (Heater) 才能維持完美的平頂，控制難度大幅攀升。
2.3. Photo Detector¶
矽光子 (SiPh) 接收端 (RX) 的心臟——光偵測器 (Photodetector, PD)。因為矽對光通訊波段 (1310nm/1550nm) 是完全透明的，無法吸收光子。因此必須在矽波導上方「磊晶生長鍺 (Germanium, Ge)」來作為吸收層。
source: ISSCC26 F2-8, TSMC
吸收材料 (鍺 Ge)：由於矽無法吸收光通訊波段 (如 1310nm) 的光子，必須在矽晶片上疊加一層能隙較小的「鍺」。鍺吸收光子後，會激發出電子與電洞。
運作機制 (逆向偏壓 P-I-N)：元件操作在逆向偏壓下，會產生強大的內部電場。這個電場能瞬間將剛產生的電子與電洞往兩邊拉開，形成系統所需的「光電流」。
轉換效率 (響應度 Responsivity)：這是評估 PD 效能的關鍵指標（光電流與輸入光功率的比值）。圖中顯示其響應度高達0.95 A/W，代表光轉電的效率極佳。
高頻瓶頸 (空間電荷效應 Space-Charge Effect)：在極高光功率與高速運作下，瞬間爆量產生的載子會自發形成一個「反向電場」，抵銷掉原有的驅動電場。這會導致載子移動變慢、訊號失真，是目前 PD 頻寬提升的主要物理限制
2.4. 光學介面: GC vs. EC¶
矽光子封裝中最核心的難題：「光該如何進出晶片裡？」
TSMC COUPE先進封裝架構下，光柵耦合器 (Grating Coupler, GC)與邊緣耦合器 (Edge Coupler, EC)是兩種完全不同的光學介面策略，各自在「光學效能」與「量產便利性」之間拔河。
source: ISSCC26 F2-8, TSMC
source: ISSCC26 F2-8, TSMC
GC (光柵耦合器)：由上往下打，贏在「好測試、好封裝」¶
耦合方式：出平面耦合 (Out-of-plane)。光纖從晶片的「上方」以特定角度斜插，利用晶片表面的微小光柵結構，將光「折射」進下方的波導。
優勢 (量產與封裝的寵兒)：
晶圓級測試 (Wafer-Level Testing)：這是 GC 最大的殺手鐧。因為光是從上面打進去的，所以晶片還沒切割、還是一整片晶圓時，探針台就可以直接從上面打光進行測試，大幅降低不良品的封裝成本。
位置彈性大：光柵可以佈局在晶片表面的任何地方，不用侷限在邊緣。
對位容忍度高：容錯率較大，封裝機台的對準難度較低。
劣勢：光學效能較差。耦合損耗較高，且頻寬較窄(通常只能處理單一波段)，對極化方向也非常敏感。
EC (邊緣耦合器)：從側面直射，贏在「極致的光學效能」¶
耦合方式：面內耦合 (In-plane)。光纖直接對準晶片的「側面邊緣」，讓光水平地射入波導中。這裡通常會利用SiN (氮化矽)來做模場轉換，讓光訊號在 光纖和 Si 層之間平滑過渡，減少介面反射。
優勢 (追求極限頻寬的必備)：
光學效能輾壓：耦合效率極高 (損耗極低)，而且頻寬超寬 (Broadband)，可以同時處理 O-band, C-band 等多種波長。
極化不敏感：對光的旋轉狀態容忍度較高，訊號品質更穩定。
劣勢 (製造與測試的夢魘)：
無法晶圓級測試：因為光學介面在「側面」，必須等晶圓切割成一顆顆 Die 之後，才能把光纖靠過去測試。如果封裝後才發現是壞晶粒 (Known Bad Die)，成本損失極大。
對位要求極端嚴苛：側面面積極小，光纖對位需要次微米等級的精準度，封裝難度與成本大幅飆升。
總結：¶
GC (光柵耦合)犧牲了一點光學效能，換取了晶圓級測試的便利性與高良率，是目前大規模量產的主流。
EC (邊緣耦合)挑戰了極限的封裝難度，換取了超低損耗與超大頻寬，是未來 400G/800G 以上超高速 CPO 架構的終極目標。
在追求高密度、高良率的 CPO 接收端 (RX) 架構中，GC 陣營目前佔據了極大的系統級優勢。
2.4.1. GC features¶
在探討 AI 伺服器的 Scale-Up 架構時，「晶片邊緣能塞下多少 I/O 頻寬」是所有系統工程師最頭痛的物理瓶頸。以下拆解 GC 是如何透過空間魔法來解決這個難題：
source: ISSCC26 F2-8, TSMC突破一維限制:參考左圖
邊緣耦合 (EC) 只能在晶片側邊排成擁擠的一條線（一維）；而 GC 接收由上往下的光，能讓光纖陣列 (FAU) 像蓋大樓一樣疊成「多排的二維矩陣 (Multi-Row)」。
擊敗純電極限: 參考右圖
晶片邊緣空間有限，單排光纖的頻寬密度 (Beachfront Density) 其實贏不過先進的純電互連 (如 UCIe)。但只要利用 GC 疊加上 3 到 4 排光纖，邊緣密度就能直線飆升，輕鬆突破 20 Tbps/mm，徹底解決 AI 運算晶片「資料出不來」的塞車問題。
實務封裝挑戰 (Challenging)
雖然理論完美，但實務上要精準對齊多排光纖與微反射鏡，容錯率極低；加上 AI 晶片運作時的高溫，玻璃光纖與矽晶片之間的「熱膨脹差異」容易導致變形或訊號衰減，是目前封裝製程的一大硬傷。
2.4.2. Two type GC: SPGC and PSGC¶
GC有兩種光柵耦合器:SPGC(單極化光柵耦合器)和PSGC(極化分離光柵耦合器)。2.1.有提到: “SPGC 接 PMF for ELS；SPGC 接 SMF for TX，PSGC 接 SMF for RX”，這兩種光柵耦合器在系統架構中的完美分工。
source: ISSCC26 F2-8, TSMC
source: ISSCC26 F2-8, TSMC
SPGC (單極化光柵耦合器)¶
效能指標：損耗較低 (~1.3dB)，頻寬較窄 (~23nm)。
物理機制：「單行道」(1進1出)，結構單純，專門處理單一極化方向 (TE 模) 的光。
系統應用：用於ELS 雷射輸入與TX 訊號發射，負責純淨光束的高效進出。用於ELS 雷射輸入(對接 PMF 保證動力純淨) 以及TX 訊號輸出(對接便宜通用的 SMF 發送訊號)。
PSGC (極化分離光柵耦合器)¶
效能指標：損耗略高 (~1.9dB)，頻寬較寬 (~26nm)。
物理機制：「分流器」(1進2出)，結構複雜，能將亂序的雙極化光 (TE+TM) 拆解成兩路獨立的TE模。
系統應用：專用於RX 訊號接收，負責將外部光纖傳來、極化方向已經在長途傳輸中亂掉的訊號精準分離與還原。
2.4.3. RX with EC or GC¶
當 RX 端用EC時，系統必須在晶片內部建立一套名為「極化分集接收器 (Polarization Diversity Receiver)」的架構處理極化信號:
EC (邊緣耦合)：照單全收¶
EC 對極化方向不敏感，會將外部 SMF 裡亂序的光 (TE + TM 混合) 毫無耗損地全部導入晶片波導。
光訊號透過層間轉換(Si270-SiN trans，損耗僅0.069 dB)，SiN WG垂直「下沉」到下方的Si WG。
PBSR (光學分流與旋轉)元件¶
這是類似PSGC功能的核心。它負責將混雜的光「分離 (Split)」成上、下兩路，並將其中的 TM 模「旋轉 (Rotate)」成 TE 模。最終產出兩路獨立且純淨的TE光
RX 端使用GC 或 EC 的差異處:¶
PSGC = EC + Si-SiN trans. + PBSR¶
RX 端使用GC 或 EC 的相同處:¶
雙 PD 轉換 (光轉電)¶
配置兩顆獨立的光偵測器，分別將這兩路 TE 光轉換成微弱電流
TIA 加總¶
電子晶片上的 TIA 會將這兩顆 PD 傳來的電流進行「電氣加總」。無論外部光纖的極化怎麼隨機旋轉（導致兩路訊號時強時弱），兩路電流的總和永遠等於原始傳送的總能量，完美還原資料。
3. TSMC PDK¶
TSMC已經為PIC設計客戶準備好了一整套經過驗證的「矽光子光學元件庫」，讓設計公司可以像拼樂高一樣，直接取用這些標準元件來設計光通訊晶片，大幅降低開發門檻。
source: ISSCC26 F2-8, TSMC
兩大核心技術亮點¶
鎖定 O-band (O頻段) 與 涵蓋 Si/SiN 主被動元件：
O-band (約 1310 nm)：這是目前資料中心內部短距離、高速光通訊最主流的波段，具有極低的色散特性(Zero CD)，非常適合 AI 伺服器機櫃間的高速互連。
Si (矽) 與 SiN (氮化矽) 雙軌並行：純矽波導雖然好做，但在 O-band 傳輸高功率光時容易產生「雙光子吸收 (TPA)」現象導致嚴重損耗。台積電引入了SiN (氮化矽)，完美補足了這個缺點。
SiN (氮化矽) 元件的四大優勢：
Lower loss (較低損耗)：光在 SiN 中傳輸的衰減比純矽低，適合長距離佈線。
High power endurance (高功率耐受度)：能夠承受更高功率的雷射光源輸入而不失真。
Temperature insensitive (溫度不敏感)：折射率隨溫度變化的係數較低，這對於發熱量巨大的 AI 晶片 (如 CPO 封裝環境) 來說至關重要，能減少繁雜的溫度控制補償線路。
Lower back-reflection (較低背向反射)：減少光信號反彈干擾雷射光源，提升整體系統穩定度。
PDK 標準元件庫拆解¶
光訊號傳輸與路由 (Routing & Passives): 多為被動元件
WG (Waveguide, 波導)：最基礎的光傳輸軌道。
Bend (彎曲波導)：讓光轉彎的元件，設計重點在於減少轉彎時的光漏失。
Crossing (交叉波導)：讓兩條光路呈十字交叉且互不干擾。
MMI (Multi-Mode Interference, 多模干涉耦合器)：常用的分光/合光元件 (例如把一道光均分成兩道)。
Y-junc. (Y型分支器)：另一種結構簡單的分光/合光器。
DC (Directional Coupler, 方向耦合器)：讓兩條波導靠得很近，使光能量在彼此間轉移耦合。
光纖與晶片的耦合介面 (Coupling Interfaces)
EC (Edge Coupler, 邊緣耦合器)：從晶片側面與光纖對接，頻寬大、損耗低，是目前高速傳輸的首選。
SPGC (Single Polarization Grating Coupler, 單極化光柵耦合器)：從晶片表面垂直或斜向將光打入/打出。
PSGC (Polarization Splitting Grating Coupler, 極化分束光柵耦合器)：具備分離不同極化光態功能的光柵耦合器
模式轉換與過渡 (Transitions)
Si-SiN trans (矽與氮化矽轉換器)：讓光訊號在 Si 層和 SiN 層之間平滑過渡，減少介面反射。
Taper (錐形波導)：用來漸進式改變光束的模態大小 (例如把寬光束縮窄進入細波導)
極化管理 (Polarization Management)
PBSR (Polarization Beam Splitter/Rotator, 極化分束旋轉器)：處理光波的極化態 (TE/TM 模態)，這在提升頻寬的同調光通訊中非常重要
調變與主動控制 (Modulators & Active Controls)
MRM (Micro-Ring Modulator, 微環調變器)：體積極小、功耗低的高速調變器，是目前 CPO 架構的當紅炸子雞。
Phase shifter (PS, 相位移相器) / Thermal PS (熱光相位移相器)：透過改變電壓或溫度來改變折射率，進而控制光的相位，常應用於馬赫-曾德爾調變器 (MZM) 或光學切換網路。
VOA (Variable Optical Attenuator, 可變光衰減器)：動態調節光功率的大小
共振腔與濾波器 (Resonators & Filters)
MRR (Micro-Ring Resonator, 微環共振腔)：可作為特定波長的濾波器。
DMRR (Double MRR, 雙微環共振腔)：透過雙環設計提供更陡峭、更精準的濾波頻譜
光電偵測與感測 (Detection & Sensing)
PD (Photodiode, 光檢測器)：通常是在矽上長鍺 (Ge-on-Si) 來吸收 O-band 的光並轉換為電流。
APD (Avalanche Photodiode, 雪崩光檢測器)：具備內部放大效應的高靈敏度光檢測器，可接收微弱光訊號。
Temp sensor (溫度感測器)：監控晶片局部溫度，用以回饋給 Thermal PS 或 MRM 進行波長漂移的補償。
Termination (終端器)：吸收多餘或反射的光，避免雜散光干擾系統
TSMC透過TMI-SiPh模型，讓設計團隊能在昂貴的下線製造前，精準模擬並預測矽光子晶片的真實物理表現，大幅提高成功的機率:
source: ISSCC26 F2-8, TSMCPDK 內建自動化與預測功能：
提供光路連線檢查、參數化 API，並能預估真實環境中的「背向反射干擾」與「長時間高溫高功率運作的老化衰退」
電穩態模擬 (找出效能極限)：
包含精準模擬傳輸光譜、微環共振腔在輸入高功率光源時產生的「非線性熱偏移 (失真)」，以及決定傳輸速度上限的「-3dB 電光頻寬」
時域動態模擬 (確認訊號品質)：
透過通訊領域關鍵的「眼圖 (Eye Diagram)」，確認單一波長或多波長 (WDM) 在連續傳送數位訊號時，訊號是否清晰且無嚴重串擾
這套TMI-SiPh模型，就是讓無晶圓廠 (Fabless) 的設計公司，能夠在真正花費鉅資打樣、下線之前，在 EDA 軟體（如 Synopsys 或 Ansys）裡就能準確預測光訊號的行為，做到「First Time Silicon Success (一次投片即成功)」
4. Nvidia 黑科技¶
4.1. Optical Path¶
在矽光子晶片中，用來將電訊號轉成光訊號的調變器 (如 MRM 或 MZM)，對光的「極化方向 (Polarization)」極度敏感。在發射端用來提供外部光源 (ELS)，傳統上一直被認為只能使用昂貴的PMF保偏光纖:
非用不可的無奈:¶
普通光纖 (SMF) 會讓光在彎折時極化方向亂飄、導致訊號失真，因此必須仰賴保極化光纖 (PMF) 鎖定極化方向。
天價成本的來源:¶
PMF 不只材料本身貴，真正的天價成本在於組裝與對位。圖中從雷射到晶片的 6 個連接點，每一個都需要做極其耗時的「精準對位」。只要有一處角度微偏，光學損耗就會飆升，這會嚴重拖垮產線良率與產能
4.2.創新方案¶
Nvidia 在IEEE ECTC 2025發表的一篇重磅論文中，徹底顛覆了這個常識，成功用便宜的SMF替代了PMF，將封裝成本降低 2.7 倍。
Nvidia 在2D GC (= PSGC, 極化分束光柵耦合器)的後方，接上了一個被稱為「通用 2x2 干涉儀」—— 也就是兩個串聯的馬赫-曾德爾干涉儀 (MZI)，並搭配熱光相位移相器 (Thermal PS) (請參考3. TSMC PDK 元件)。
這是一個精妙的「雙旋鈕」控制系統，完美解決了兩個隨機變數 (振幅與相位)：
第一階段 (能量均分)：¶
微控制器 (MCU) 透過微調第一個Thermal PS，故意製造特定的干涉條件，強迫把原本比例懸殊的光能量，完美地「50/50 均分」到上下兩條臂。
第二階段 (完美對齊)：¶
接著微調第二個Thermal PS，將這兩道能量相等的波，在進入最後一個耦合器時把「相位」完美對齊。
演算法:¶
韌體不需要懂光學方程式。MCU 只是不斷對這兩個 Thermal PS 施加微小的電壓波動 (Dithering)，並監控廢棄端口的漏光電流。
Case-3 演算法：能量集中
應用目標：將 100% 的雷射能量集中供給單一通道 (TX)。
控制邏輯：演算法將其中一條輸出端 (PL) 設為誤差端，目標函數為「讓 P_L 趨近於零」。透過動態調整加熱器，製造完美的破壞性干涉，迫使所有能量無路可退，只能全數往另一端 (PU) 集中。
Case-4 演算法：精準均分
應用目標：將雷射能量穩定且平均地分配給多個通道 (如圖中後端的 4 組 TX；1推4，high power laser)。
控制邏輯：演算法同時監測兩個輸出端，目標函數改為「讓兩端功率差趨近於零 (|PU- PL| = 0)」。系統會隨時根據前端光纖的擾動，動態鎖定特定的相位差，強迫光束完美 50/50 均分，再交由後端元件繼續分流。
這必須建立在 AI 伺服器高階液冷系統帶來的「恆溫且無震動」環境下，才能讓速度極慢的 Thermal PS 來得及追蹤光纖的偏振變化。
4.3. 成果¶
這張實體晶片顯微圖，完美展示了前述理論的落地成果:
PDK 元件實體化：¶
圖中清楚可見TSMC標準元件，包含兩組串聯的MZI結構、微波導上的金屬加熱器 (Metal Heaters)，以及作為 3-dB 耦合器的MMI。
以極小面積換取巨大成本：¶
整個極化鎖定電路僅佔約 1.3 x 0.5 毫米的微小空間。在寸土寸金的矽晶片上犧牲這點面積，卻能從根本上消滅外部 PMF 光纖高昂的材料與封裝對位成本
極高的商業價值：¶
對於動輒需要數百萬條光連結的 AI 資料中心而言，這是「硬軟體協同設計」結果，成功用晶片設計解決了物理製造的瓶頸。
根據Nvidia的資訊，成本預估如下:
總成本大幅降低：傳統使用保極化光纖 (PMF) 的總連接成本，是一般單模光纖 (SMF) 的 2.7 倍。採用新架構直接省下了約 63% 的外部連接費用。
「組裝對位」才是真正錢坑：PMF 昂貴的主因不在線材，而是極度耗時的機械對位。其中「光纖交錯佈線 (Fiber Shuffle)」與「光纖與晶片對接 (FAU)」的成本溢價，分別高達 161% 與 116%。
印證硬軟協同的商業價值：這份數據完美總結了前面的論點：在晶片內犧牲一點點面積，用「微型加熱器與演算法」來抵銷外部昂貴的「物理機械對位」，是極度划算的解法。
5. 結論¶
從 TSMC 完善的 PDK 元件庫可以看出，矽光子技術正加速從實驗室走向大規模量產的標準化道路 。晶圓代工廠透過精準的 TMI-SiPh 模型與豐富的被動/主動元件庫，為晶片設計公司鋪平了「一次投片即成功」的高速公路 。
然而，真正的系統級突破，往往來自於跨界整合。Nvidia 在2D GC(= PSGC)後方巧妙加入通用 2x2 干涉儀與熱光相位移相器，透過微控制器的演算法動態鎖定相位，成功打破了發射端必須使用PMF保偏光纖的鐵律 。這項在矽晶片上以極小面積換取巨大封裝對位成本的創新，不僅將光學連接的總成本大幅降低了約 63% (省下 2.7 倍的溢價) ，更完美印證了一個事實：在未來的 AI 資料中心裡，從光學物理、封裝製程到演算法的「硬軟體協同設計」，才是突破頻寬與成本框架的終極武器 。
[Reference]¶
ISSCC26 F2_8, “Silicon Photonics Platform for Next-Generation HPC Technologies”
Support Ted Yu
Launched a year ago
Master in EE EE experience more than 20 years, including BB CPE, 5G wireless, high speed data, ..., etc. Now focusing on communication of data centers
Pledge your support
